This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT-
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-244488

(43)Date of publication of application: 28.09.1990

(51)Int.CI.

G11C 11/413

(21)Application number: 01-063764

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

17.03.1989

(72)Inventor: HORIGUCHI SHINJI

AOKI MASAKAZU

ΙΤΟ ΚΙΥΟΟ

NAKAGOME YOSHINOBU

IKENAGA SHINICHI


ETO JUN

MIYAKE NORIO NODA TAKAAKI TANAKA HITOSHI

(54) LARGE SCALE INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To stabilize the operation by using two pieces of FETs of an enhancement type whose threshold voltages are different, fetching a voltage difference at the time when a current of a prescribed ratio is allowed to flow to them and setting it as a reference voltage. CONSTITUTION: This circuit consists of N channel MOSFETs Q61-Q63 and P channel MOSFETs Q64, Q65. and a positive voltage is applied from an external power source Vcc. In this case, the N channel MOSFETs Q61-Q63 consist of enhancement type FETs Q62, Q63 having a standard threshold voltage VTE and an enhancement type FET Q61 having a threshold voltage VTEE being higher than VTE. In such a way, since two pieces of FETs of an enhancement type whose threshold voltages are different are used, a difference of those threshold voltages can be made small enough. Accordingly, characteristics of two pieces of FETs can be fitted easily, and a stable reference voltage can be obtained. In such a way, the operation is stabilized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

- [Number of appeal against examiner's decision of rejection]
- [Date of requesting appeal against examiner's
- decision of rejection]
- [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)特許番号

第2928531号

(45)発行日 平成11年(1999) 8月3日

(24)登録日 平成11年(1999) 5月14日

(51) Int.Cl. ⁶	識別記号	FΙ	
G11C 11/40	07	G11C 11/	/34 354F
G05F 3/2	1	G05F 3/	['] 24 Z
G 1 1 C 11/413		G11C 11/34 335A	
H01L 21/82		H 0 1 L 27/	10 681F
			請求項の数20(全 69 頁)
(21)出願番号	特願平1-63764	(73)特許権者	999999999
			株式会社日立製作所
(22)出願日	平成1年(1989)3月17日		東京都千代田区神田駿河台4丁目6番地
	•	(73)特許権者	999999999
(65)公開番号	特朗平2-244488		株式会社日立超エル・エス・アイ・シス
(43)公開日	平成2年(1990)9月28日		テムズ
審査請求日	平成8年(1996)3月15日		東京都小平市上水本町5丁目22番1号
		(72)発明者	堀口 真志
			東京都国分寺市東恋ケ窪1 J目280番地
			株式会社日立製作所中央研究所内
	•	(72)発明者	育木 正和
			東京都国分寺市東恋ケ建1丁目280番地
•			株式会社日立製作所中央研究所内
		(74)代理人	弁理士 小川 勝男 (外1名)
		審査官	堀田 和義
			最終頁に続く

(54) 【発明の名称】 大規模集積回路

(57)【特許請求の範囲】

【請求項1整外部電源端子と、上記外部電源端子から供 給される外部電圧を内部電圧に変換する内部電圧発生同 路と、上記内部電圧を電源として動作する内部回路とを 有し、

上記内部電圧発生回路は、基準電圧を発生する基準電圧 ・発生回路と、上記基準電圧に基づいて上記内部電圧を出 力する駆動回路とを含み、

上記駆動回路は、上記基準電圧に基づく信号を一方の入力端子に受ける差動増幅器と、上記差動増幅器の出力する信号に基づいてゲートが制御され上記内部電圧を出力する出力MOSFETと、上記出力MOSFETの出力に基づく信号を上記差動増幅器の他方の入力端子に入力する帰還手段と、上記差動増幅器及び上記出力MOSFETの少なくとも一方の周波数特性を変更する位相補償回路とを有すること

を特徴とする半導体装置。

【請求項2】上記位相補償回路は、上記出力MOSFETの出 カノードとゲートの間に接続されたキャパシタを含んで なることを特徴とする請求項1記載の半導体装置。

【請求項3】上記位相補償回路は、上記目力MOSFETの出力ノードと、回路の基準電位点との間に設けられたキャパシタと抵抗との直列回路とを含んでなることを特徴とする請求項1記載の半導体装置。

【請求項4】外部電源端子と、上記外部電源端子から供給される外部電圧を内部電圧に変換する内部電圧発生回路と、上記内部電圧を電源として動作する内部回路とを有し、

上記内部電圧発生回路は、少なくとも基準電圧を発生する基準電圧発生回路と、上記基準電圧に比例した電圧を 発生する電圧変換手段とを含み、 上記電圧変換手段は、少なくとも一方の人力端子に上記 基準電圧が供給される差動増幅器と、上記差動増幅器の 出力端子と他方の人力端子との間に設けられたフィード バック回路とを有し、

上記フィードバック回路は、抵抗素子として動作する並列形態の複数のMOSFETと、上記複数のMOSFETの内の所定MOSFITを切り離すことにより上記複数のMOSFETの等価抵抗を変更するようにされた回路とを有することを特徴とする半導体装置

【請求項5】上記複数のMOSFETは、ウェル内に形成され、上記複数のMOSFETはそれぞれのソースがウェルに結合されてなることを特徴とする請求項4記載の半導体装置。

【請求項6】外部電源端子と、

上記外部電源端子から供給される外部電圧を内部電圧に 変換する複数個の内部電圧発生回路と、

上記内部電圧をそれぞれ電源として動作する複数個の内。 部回路と、

上記複数個の内部電圧発生同路のうち少なくとも2個の 出力同士を接続する接続手段とを備え、

上記接続手段は、所定の電圧にバイアスされたゲートと 上記2個の出力同士を接続するソース・ドレイン経路と を持つ第1MOSFETを含むことを特徴とする半導体装置。

【請求項7】上記接続手段は、上記2個の出力同上を接続するダイオード接続された第2MOSFETと、上記2個の出力同上を上記第2MOSFETとは逆方向に接続するダイオード接続された第3MOSFETとをさらに含んでなることを特徴とする請求項6記載の半導体装置。

【請求項8】上記複数個の内部電圧発生回路は、第1内部電圧発生回路と、第2内部電圧発生回路と、上記第1及び第2電圧発生回路よりも電流供給能力が小さくされるとともに上記第1及び第2内部電圧発生回路が動作停止される期間において上記内部電圧を発生する期間を持つ第3内部電圧発生回路を含み、

上記第1電圧発生回路と上記第2電圧発生回路の出力同 上は上記接続手段によって接続され、上記第3電圧発生 回路の出力は上記第1電圧発生回路の出力に直接に接続 されることを特徴とする請求項6又は7記載の半導体装 置。

【請求項9】上記内部電圧は、上記外部電圧よりも小さな電圧であることを特徴とする請求項1から8のいずれか1に記載の半導体装置。

【請求項10】上記半導体装置は、複数のダイナミック 形メモリセルを含むダイナミック形メモリであることを 特徴とする請求項1から9のいずれか1に記載の半導体 装置。

【請求項11】上記半導体装置は、複数のワード線と複数のデータ線との交点に設けられた複数のダイナミック 形メモリセルと、上記複数のデータ線に出力される信号 をそれぞれに増幅するための複数のセンスアンプを更に 含み、

上記内部電圧は上記外部電圧よりも小さな電圧であり、 上記内部回路は上記複数のセンスアンプであることを特 徴とする請求項1から5のいずれか1に記載の半導体装 置。

【請求項12】複数のワード線と複数のデータ線の交点 に設けられた複数のメモリセルと、

前記複数のデータ線に出力される信号をそれぞれに増幅 するための複数のセンスアンプと、

前記複数のワード線の つを選択するための信号を形成 するロウデコーダと、

前記ロウデコーダの選択信号を受けて選択されたワード 線を所定の電圧に駆動するためのワード線駆動回路と、 前記複数のデータ線の一つを選択するための信号を形成 するカラムデコーダと、

外部電圧から前記外部電圧よりも電圧の小さな内部電圧 を形成するための内部電圧発生回路と、

前記内部電圧を前記ロウデコーダ及び面記カラムデコー ダに供給するための第1電源配線と、

前記内部電圧を前記複数のセンスアンプに供給するため の第2電源配線とを備え、

前記内部電圧発生回路は、基準電圧を発生する基準電圧 発生回路と、前記基準電圧に基づいて前記内部電圧を出 力し前記第1電源配線に出力ノードが接続される第1駆 動回路と、前記基準電圧に基づいて前記内部電圧を出力 し前記第2電源配線に出力ノードが接続される第2駆動 回路とを含むことを特徴とする半導体装置。

【請求項13】請求項12において、前記半導体装置は、ロウアドレスを受け前記ロウデコーダに供給するロウアドレスバッファと、カラムアドレスを受け前記カラムデコーダに供給するカラムアドレスバッファとを更に行し、

前記ロウアドレスバッファ、及び前記カラムアドレスバッファには、前記第1電源配線を介して前記内部電圧が 供給されることを特徴とする半導体装置。

【請求項14】請求項12または13において、前記半導体装置は、前記複数のデータ線をプリチャージ電圧にプリチャージするためのプリチャージ回路と、前記プリチャージ回路に供給される前記プリチャージ電圧を発生するプリチャージ電圧発生回路とを更に有し、

前記プリチャージ電圧発生回路には、前記第2電源配線 を介して前記内部電圧が供給されることを特徴とする半 導体装置、

【請求項15】請求項12から14のいずれかにおいて、 前記半導体装置は、前記第1電源配線と前記第2電源配 線の間に結合された接続手段を更に有し、

前記内部電圧発生回路は、前記基準電圧に基づいて前記 内部電圧を発生する第3駆動回路を更に有し、

前記第3駆動回路は、前記第1及び第2駆動回路が非動作とされる期間に前記第1及び第2電源配線に前記内部

電圧を供給することを特徴とする半導体装置。

【請求項16】請求項15において、前記接続手段は、前記第1及び第2電源配線の間に接続され、ダイオード接続の方向が互いに異なるソースドレイン経路を有する一対のMOSFETを含むことを特徴とする半導体装置。

【請求項17】請求項12から16のいずれかにおいて、 前記メモリセルのメモリアクセスの開始を指示する信号 に基づいて、前記第1駆動回路は非動作状態から動作状態となって前記内部電圧を出力し、しかる後に前記第2 駆動回路は非動作状態から動作状態となって前記内部電圧を出力することを特徴とする半導体装置。

【請求項18】請求項17において、前記メモリアクセス の開始を指示する信号はロウアドレス・ストローブ信号 であることを特徴とする半導体装置。

【請求項19】請求項17または18において、前記第2駆動回路は、前記ワード線の選択を開始する信号により非動作状態から動作状態となることを特徴とする半導体装置。

【請求項20】請求項12から19のいずれかにおいて、 前記内部電圧発生回路は、前記基準電圧発生回路の出力 する前記基準電圧を受けて第1基準電圧を出力する電圧 変換回路を更に在し、

前記電圧変換回路は、前記基準電圧を一方の入力端子に受ける第1差動増幅器と、前記第1差動増幅器の出力する信号に基づいてゲートが制御され前記第1基準電圧を出力する第1出力MOSFETと、前記第1出力MOSFETの出力する前記第1基準電圧を所定の池圧比で分圧して前記第1差動増幅器の他方の入力端子に入力する第1帰還手段とを有し、

前記第1及び第2駆動回路のそれぞれは、前記第1基準 寛圧を一方の入力端子に受ける第2差動増幅器と、前記 第2差動増幅器の出力する信号に基づいてゲートが制御 され前記内部電圧を出力する第2出力MOSFETと、前記第 2出力MOSFETの出力に基づく信号を前記第2差動増幅器 の他方の人力端子に入力する第2帰還手段とを有することを特徴とする半導体装置。

$$I_{so} = \frac{\beta_{so}}{2} (-V_{TD})^{2} \dots (1)$$

$$I_{so} = \frac{\beta_{so}}{2} (V_{sg} - V_{TE})^{2} \dots (2)$$

$$I_{so} = \frac{\beta_{so}}{2} (V_{sg} - V_{R} - V_{TD})^{2} \dots (3)$$

$$I_{so} = \frac{\beta_{so}}{2} (-V_{TD})^{2} \dots (4)$$

ここで V_{99} はノード99の電圧、 V_{TE} 、 V_{TD} はそれぞれEMO S. DMOSのしきい値電圧($V_{TE}>0$, $V_{TD}<0$)、 β 90 β 91

【発明の詳細な説明】

【産業上の利用分野】

本発明は、例えば、16Mビット以上の記憶容量をもつ、ダイナミックメモリのような、超大規模集積回路に関する。

【従来の技術】

半導体集積回路内で、外部電源電圧や温度による変動 の少ない、安定な基準電圧が必要になることがある。IS 1の電圧リミッタについては、たとえば、アイ・エス・ エス・シー・シー・ダイジェスト・オブ・テクニカル・ ペーパーズ,第272頁から第273頁, 1986年2月(ISSCC D igest of Technical Papers, pp. 272-273, Feb. 1986) to どがある。最後の論文において述べられているように、 DRAM(ダイナミックランダムアクセスメモリ) 等のメモ リLSIにおいては、外部電源電圧よりも低い電圧をLSIチ ップ上に設けた回路(電圧リミッタ)で発生し、それを 電源として用いることがある。この内部電源電圧は、メ モリ動作を安定にするために、外部電源電圧や温度によ る変動の少ない安定した電圧である必要があり、そのた めには安定な基準電圧が必要である。また、アナログ回 路を内蔵したLSIでは、参照用の電圧として安定した基 準電圧を必要とする場合が多い。

このような要求に応える基準電圧発生回路としては、たとえば米国特許第3975648号や第1100437号などで提案されている回路がある。第7図にその回路図を示す。これは、日チャネルのエンハンスメント形MOSFET(以下BMOSと略のSと略す)とデブリーション形MOSFET(以下BMOSと略す)とのしきい値電圧の差を利用して、安定な電圧を得る回路である。図中、Q31がEMOS、Q90、Q92、Q93がDMOSであり、VCC、YBBはそれぞれ正電圧、負電圧の外部電源である。EMOSとDMOSとのしきい値電圧の流が出力電圧VRとなる。以下、この回路の動作を説明する。

Q90. Q91に流れる電流を190. Q92. Q93に流れる電流を191とする。 4 つのMOSFETがいずれも飽和倒域で動作しているとすると、次の4式が成り立つ。

β92. β93はそれぞれQ90. Q91. Q92. Q93のコンダクタンス 係数である。(1)~(4)式より、

$$V_R = V_{TE} - (1 + \frac{\beta_{so}}{\beta_{si}} - \frac{\beta_{so}}{\beta_{sz}})V_{TD}$$
 (5)

ここで β 90および β 93が十分に小さいか、あるいは β 90/ β 91= β 93/ β 92となるように各MOSFETの定数を定めれば、

 $V_R = V_{TE} - V_{TD}$ (6) となる。すなわち、出力電圧 V_R としてEMOSとDMOSとのし きい値電圧の差の電圧が得られ、これは外部電源 V_{CC} や V_{BB} の電圧に依存しない安定な電圧である。

近年、半導体装置の高集積化が進むにつれて、半導体 素子の微細化に伴う耐圧の低下が問題になってきた。こ の問題は半導体装置の電源電圧を下げれば解決できる が、これは外部インタフェースの関係で必ずしも好まし くない。そこで、外部から印加する電源電圧は従来のま ま(たとえばTTL (transistor transistor logic) コン パチブルの場合は5V)としておき、それよりも低い電圧 (たとえば3V) の内部電源を半導体装置内で作るという 方法が提案されている。たとえばアイ・イー・イー・イ ー,ジャーナル・オブ・ソリッド・ステート・サーキッ ツ,第22巻,第3号,第437頁から第44頁,1987年6月 (HEEE Journal of Solid-State Circuits, Vol. SC-2 2, No. 3, pp. 437-441, June 1987) には、この方法をDRAM (ダイナミックランダムアクセスメモリ) に適用した 例、および外部電源から内部電源を発生するための回路 (電圧リミッタ回路) について記述されている。

第7図(b)に上記文献に記載されている電圧リミッタ回路の回路図を示す。図中、VLが電圧リミッタ回路であり、基準電圧発生回路VRと駆動回路Bから成る。2は電圧リミッタの負荷、すなわち電圧リミッタの出力電圧VLを電源として動作する回路である。基準電圧発生回路VRは、外部電源電圧VCCや温度による変動の少ない安定な電圧VRを発生する、駆動回路Bは、電圧値がVRと同じで駆動能力の大きい電圧VLを発生する回路であり、Q106~Q111から成る流動増幅器DAと出力MOSトランジスタQ112から成る。差動増幅器DAの2個の人力端子のうち、

方には V_R が接続され、他方には出力 V_L が帰還されているので、この回路は出力 V_L が人力 V_R に追随するように動作する。出力 V_L の駆動能力は、出力MOSトランジスタ Q_L 12のチャネル幅によって決まる。したがって、 Q_L 12のチャネル幅を負荷の消費電流に見合った大きさに設計しておけば、安定な内部電源電 LV_L を負荷に供給することができる。

【発明が解決しようとする課題】

上記した従来技術に基づいて、本発明者らが、具体的な超大規模集積回路(例えば、DRAMでいえば、16Mbit以上のLSI)について、詳細に検討したところ、次に詳説する問題点を発見した。この問題は大きくわけて、基準電圧発生回路に関するものと、電圧リミッタ回路に関す

るものと、これらのテストに関するものである。

まず、上記第7図(a)に示した従来技術の問題点は、EMOSとDMOSという性質の異なるデバイスを用いるため、それらの特性を合せるのが難しいことである。上の説明では簡単のため特性が同じとしたが、実際にはコンダクタンス係数B、Bの温度依存性 d B/dT、しきい値電圧の温度依存性dVT/dT等の特性がかなり異なる、これは以下に述べるような理由により、EMOSとDMOSとのしきい値電圧意VTE-VTD</sub>をかなり大きくしなければならないからである。

EMOSはゲート・ソース間電圧が0Vのときには確実に非導通状態にならなければならない。そのためには、そのしきい値電圧VTEは、製造ばらつきやサブスレッショルド特性を考慮すると、かなり高く(たとえば $VTE \ge 0.5$ V)設定する必要がある。また、DMOSは式(1)および(4)で示されるように電流源として用いられる場合があるので、電流値のばらつきを抑えるためには、そのしきい値電圧VTDの絶対値はかなり大きく(たとえば $VTD \le -1.5$ V)設定しなければならない。したがってVTE - VTDはかなり大きく(たとえばVTE - VTDと2 V)なり、これはMOSFETのチャネル領域の不純物プロファイルが大幅に異なることを意味する。これによって、上で述べたようなMOSFETとしての特性の不一致が生ずる。本発明の1つの目的は、上記問題点を解決し、ブブリーション形のFETを用いない基準電圧発生回路を提供することにある。

上記第7回(b)に示す従来技術の第1の問題点は、 電圧リミッタ回路の動作の安定性について考慮されてい ないことである。一般に、第7回 (b) の駆動回路Bの ような帰還のかかった増幅器は、十分な位相余裕がある ように設計しなければ、動作が不安定になる。これを第 2 図(a)、(b)を用いて説明する。帰還をかけない ときの増幅器の周波数対利得および周波数対位相の関係 が図のようになっていたとすると、利得がOdBになる周 波数において、位用遅れが180°にどれだけ余裕がある かを示す数値が、位相余裕である。位相余裕が負であれ ば帰還増幅器は発振するし、正であっても余裕が小さい 場合、動作が不安定になる。一般に安定に動作するため には位相余裕は45。以上必要であると言われている。そ のためには、周波数対利得の特性が折れ曲がる点 (ボー ル) のうち、2番目の点P2 (傾きが6dB/octから12dB/oc τに変わる点)における利得がOdB以下でなければならな い。電圧リミッタ回路は、内部回路に安定な内部電源電 圧を供給するのがその使命であるから、発振したり動作 が不安定になったりしてはならないのはもちろんのこと

この問題に対する対策としては、位相遅れを補償する

各種の方法が、たとえばボール・アール・グレイ, ロバ ート・ジー・マイヤー共著、アナリシス・アンド・デザ イン・オブ・アナログ・インテグレーテッド・サーキッ ツ, 第2版, ジョン・ウィリー・アンド・サンズ社 (Pa ul R. Gray and Robert G. Meyer: Analysys and Design o f Analog Integrated Circuits, 2nd Ed., John Wiley an d sons Inc.に示されている。しかし、位相補償を実際 一の半導体装置の電圧サミッタ回路に適用するには、次の ような問題がある。電圧リミッタ回路の負荷となる回路 は、実際の半導体装置の内部回路であり、その中には容 量、抵抗、インダクタンス、非線形素子、あるいはそれ らの組合せなど極めて多種・多様なものが含まれる。し かも、それらの負荷が、時間的に一定ではなく、半導体 装置の動作モードによって変化することがある。たとえ ば、半導体装置が動作状態にあるときに、待機状態にあ るときとでは、負荷に流れる電流が大きく異なる。これ によって、第7図 (b) の駆動回路Bの出力段のバイア ス条件が変化し、その結果増幅器全体の周波数特性も変 化する。電圧リミッタ回路を安定に動作させるために は、このような複雑な性質をもった増幅器が常に安定に 動作するようにする必要がある。それには、従来の位相 補償法だけは不上分である。

上記従来技術の第2の問題点は、半導体チップ上の配置や配線について配慮されていないことである、特に、内部電源電圧VLで動作する回路が複数個ある場合の、電圧リミッタ回路の配置やその出力電圧VLの配線については配慮されていなかった。

本発明者らは、上記従来技術を半導体メモリに適用した場合、以下に述べるような問題が生ずることを発見した。第3図および第4図に上記従来技術を半導体メモリに適用した例を示す。第3図において、1は半導体メモリチップ全体、3は周辺回路、7は電圧リミッタ回路のうちの駆動回路(電圧リミッタ回路のうちの基準電圧発生回路はここでは記載を省略してある)、日a~14ははハルス発生回路、2a~2dは微細MOSトランジスタで構成されているメモリマットである。

メモリマットは微細素子を使用しているため、内部電源電圧VLで動作させる。駆動回路 7 とパルス発生回路口 a~14dはこのための回路である。 7 は内部電源電圧VLを発生し、14a~14dは振幅VLのパルスφ円~φ四をそれぞれ発生する。この例では、パルス発生回路が日a~14dの 4 個あるのに対して、駆動回路は 7 の 1 個だけである。したがって、この電圧リミッタ回路によって発生した内部電源電圧VLを各パルス発生回路に供給するためには、チップの上辺から F辺にわたる長い配線が必要であり、配線の寄生インピーダンスが大きくなって雑音発生の原因となる。このインピーダンスを小さくするために配線幅を太くすると、今度は配線のチップ上の占有面積が増すという問題が生ずる。

第4図は、第3図における配線が長くなるという問題

を避けるために、各パルス発生回路に対応して1個ずつ駅動回路7a.7b,7c,7dを設けた例である。こうすれば、 電圧リミッタ回路とパルス発生回路との間の配線長を短くすることができるが、パルス発生回路数と同じ数(ここでは4個)の電圧リミッタ回路が必要となる。したがって、電圧リミッタ回路のチップ上の占有面積および消費電流が第3図の場合に比べて増加する。パルス発生回路の数がさらに大きくなった場合には、電圧リミッタ回路の占有面積と消費電力の増加は、高集積化、低消費電力化を目的とする半導体装置にとって重大な問題となる。

上記従来技術の第3の問題点は、CMOS回路の動作速度 について考慮されていないことである。この問題を、微 細加工技術の最先端を駆使して製造されるダイナミック ランダムアクセスメモリ(以下DRAMと略す)を用いて説 明する。

第5図は、Nウェル形CMOS・DRAMの回路ブロック構成の一部を示す。図中のメモリセルアレー部はP形基板上にある。センスアンプ部はNチャネルおよびPチャネルMOSドランジスタから成り、PチャネルMOSトランジスタの基板に相当するNウェルは電源電圧に接続されている。

アイ・エス・エス・シー・シー、エフ・エー・エム18.6、1984年、第282頁(ISSCC、FAMI8.6、1984年、282)において論じられているように、MOSトランジスタの才法を小さくしてDRAMの集積度を上げて行くと、MOSトランジスタのホットキャリヤによるストレス耐圧の低下などの問題が生じる。これを防ぐために、集積度向上のために微細化が必要なメモリアレーで使用する電源電圧のみを、上記ストレス耐圧を考慮して下げることが考えられる。これは、たとえばDRAMの周辺回路部(X デューダなど)に外部電源電圧VCC、センスアンプを含むメモリセルアレー部に V_{CC} より低い動作電圧 V_{L} (V_{L} く V_{CC})を用いることである。すなわち、第5図中のセンスアンプのPチャネルMOSトランジスタのソースにつながる電圧供給線を V_{L} とし、周辺回路部の電圧供給線を V_{CC} とする。

しかしながら、CMOS・DRAMにおいて、上述の如くメモリアレー部の動作電圧を低くすると、著しく動作速度が低下することが判明した。詳細な解析の結果、その原因がPチャネルMOSトランジスタのバックゲートバイアス効果によるしきい値電圧上昇であることが明らかになった。すなわち、P形基板中のNウェル中に形成されたPチャネルMOSトランジスタのソースの電位が内部電源電圧V_L、Nウェル(PチャネルMOSトランジスタのバックゲート)の電位が外部電源電圧V_{CC}であると、PチャネルMOSトランジスタにV_{CC}-V_Lのバックゲートバイアスがかかり、そのしきい値電圧が上昇する。

第6回は、ゲート長1.2μm、ゲート幅10μmのPチャネルMOSトランジスタのバックゲート (Nウェル) 電

圧とソース電圧との差 (バックゲートバイアス) に対し、しきい値電圧をプロットしたものである。この例では、バックゲートバイアスが2V印加されると、約0.35V しきい値電圧が上昇する。現在LSIで多く用いられている電源電圧VCCに対し、たとえばVL=3Vとすると、0.35V のしきい値電圧上昇は動作電圧の10%を越えており、それがそのまま速度劣化につながる。

本発明の他の1つの目的は、上記第1の問題点を解決 し、動作の安定な電圧リミッタ回路を提供することにあ る。

本発明の他の目的は、上記第2の問題点を解決し、低 雑音,小占有面積,低消費電力の電圧リミッタ回路を提 供することにある。

本発明の更に他の目的は、上記第3の問題点を解決し、高速かつ高信頼性のCMOS・LSI (large scale integrated aircuit) を提供することにある。

本発明の目的は、上記した他、更に、超大規模集積回 路の実際の構成を提供することにある。

本発明の更に他の目的は、超大規模集積回路の実際のレイアウトを提供することにある。

【課題を解決するための手段】

上記目的を達成するため、本発明では、エンハンスメント形でしきい値電圧の異なる2個のETを用い、それらに一定比の電流を流したときの電位差を取り出して基準電圧とする。

土記第1の問題を解決するため、本発明では、電圧リミッタが多くの種類の負荷を駆動する必要があるときは、電圧リミッタを構成する駆動回路を負荷の種類に応じて複数個に分割し、それぞれに位相補償を施す。負荷の種類や大きさが半導体装置の動作モードによって時間的に変化するときは、各動作モードによって駆動回路や位相補償回路の回路定数を変化させる。あるいは、各動作モードごとに個別の駆動回路を設け、それらの出力を接続して電圧リミッタの出力とする。

上記第2の問題は、電圧リミッタ回路とその出力を電源として用いるパルス発生回路などの負荷回路とを接近して配置し、アドレス信号などの制御信号によって選択/非選択の関係にある複数の負荷回路で1個の電圧リミッタ回路を共有することにより解決される。

上記第3の問題を解決するため、本発明では、CMOS・LSIにおいてウェル中に形成されたMOSトランジスタのバックゲート(ウェル)電圧を、ソース端に供給される動作電圧と等しくする。

【作用】

デブリーション形のPETを用いず、エンハンスメント 形でしきい値電圧の異なる2個のPETを用いるので、それらのしきい値電圧の差を、十分小さくできる(原理的 にはいくら小さくてもよい)。したがって、前記従来技 術に比べて2個のPETの特性を合せることは容易であ り、従来よりもさらに安定な基準電圧を得ることができ る。

電圧リミッタが多くの種類の負荷を駆動する必要があるとき、駆動回路を負荷に応じて複数個に分割し、それぞれに位用補償を施すことによって、負荷の種類に応じた最適な位相補償が可能になる。また、半導体装置の動作モードによって、駆動回路や位相補償回路の回路定数を変化させたり、各動作モードごとに個別の駆動回路を設け、それらの出力を接続して電圧リミッタの出力としたりすることによって、負荷の変動に対応した最適な位相補償が可能になる。それによって動作の安定な電圧リミッタ回路を作ることができる。

電圧リミッタ回路とその出力を電源として用いるハルス発生回路などの負荷回路とを近接して配置することにより、これらの間の配線のインピーダンスを小さくすることができ、発生する雑音のレベルを抑えることができる。また、アドレス信号などの制御信号によって選択の関係にある複数の負荷回路で1個の電圧リミッタ回路を共有することにより、電圧リミッタ回路の勘合すことができる。したがって、該回路の占有面積と消費電力とを低減することができる。ここで、電圧リミッタ回路は、負荷回路のうち選択状態にある回路だけを駆動すればよい、したがって、共有することによって電圧リミッタ回路の電流駆動能力を増加させる必要はない、

CMOS・LSIにおいて、ウェル中に形成されたMOSトランジスタは、ウェル電圧を内部電源電圧VLとすることにより、バックゲートバイアス効果によるしきい値電圧の上昇を防ぐことができる。

【実施例】

以下、本発明を実施例を用いて説明する。

この説明は、理解を容易にする為に、第1.第2,第3のグループに分け、この順に説明する。よって、それぞれのグループにおいて実際の超大規模集積回路への応用が説明される。しかし、これは、これらのグループが全く独立のものを意味するものでないことは、当業者であれば、理解できるであろう。すなわち、これらのグループは、それぞれ組み合せて実施することが技術的に可能である場合には、その組み合わせを当然に示唆しているのである。更に、以下の説明で明らかになるが、第1.第2、及び第3のグループは、互いに排せきしあう技術ではなく、ほとんどの場合、組合せることにより、より相乗的に効果を発揮する技術であることは、当業者であれば、理解しうるであろう。

[第1グループ]

以下、本発明の第1のグループの実施例を図面により 説明する。以下の説明では正の基準電圧を発生する場合 について説明するが、トランジスタの極性等を逆にする ことによって負の基準電圧を発生することもできる。

第1図(a)に本発明の第1の実施例の回路図を示す。この回路は、NチャネルMOSFET・Q61~Q63とPチャ

ネルMOSFET・ Q_{64} 、 Q_{65} から成り、 V_{DD} は正電圧の外部電源である。NチャネルMOSFETのうち、 Q_{62} と Q_{63} は標準のしきい値電圧 V_{TE} を持つエンハンスメント形FET(以下EMOSと略す)であり、 Q_{61} は V_{TE} よりも高いしきい値電圧 V_{TEE} を持つエンハンスメント形FET(以下EEMOSと略す)である。以下、この回路の動作を説明する。

PチャネルMOSFET・Q64とQ65とは、ゲートおよびソー

$$I_{1} = \frac{\beta_{EE}}{2} (V_{1} - V_{TEE})^{2} \dots (7)$$

$$I_{1} = \frac{\beta_{E}}{2} (V_{1} - V_{R} - V_{TE})^{2} \dots (8)$$

$$I_{2} = \frac{\beta_{E}}{2} (V_{R} - V_{TE})^{2} \dots (9)$$

ここで $B_{\rm EE}$ (temos (Q_{61}) のコンダクタンス保敷、 $B_{\rm E}$ (temos (Q_{62},Q_{63}) のコンダクタンス保敷、 V_1 はノー

$$V_R = \frac{V_{TEE} - x V_{TE}}{2 - x}$$

ただし、

スを共有しており、いわゆるカレントミラー回路70を構

成している。すなわち、Q64のドレイン電流11とQ65のド

レイン電流12との比が一定になるように動作する。その

電流比(ミラー比)は、Q61とQ65との定数比によって定

まる。Q61~Q63の定数が等しく、いずれも飽和領域で動

作しているとすると、次の3式が成り立つ。

$$x = \frac{\alpha \beta E}{\beta E E}$$

ここで α はカレントミラー回路70のミラー比(I_1 : I_2 = α : 1)である。特に Q_{64} と Q_{65} の定数が同一の場合は α = 1 である。このとき、 β EE = β E ならば

 $V_R = V_{TEE} - V_{TE}$ (13) となる。すなわち、基準電圧 V_R としてEEMOSとEMOSとのしきい値電圧の差の電圧が得られ、これは外部電源 V_{DD} の電圧に依存しない安定な電圧である。なお、 V_R のかわりに V_L ($=2V_R$) を基準電圧として用いてもよい。

この基準電圧発生回路の特徴は、前記の従来技術に比べてMOSFETの特性を合せることが容易なことである。Q

$$\frac{d V_R}{dT} = \frac{1}{2-x} \cdot \frac{d V_{TEE}}{dT} - \frac{1}{2} \cdot \frac{d V_{TEE}}{dT}$$

したがって $dV_{TEE}/dT = \mathbf{x} \cdot dV_{TE}/dT$ となるようにミラー比 α を設定すれば、基準電圧の温度依存性 $dV_R/dT = 0$ にできる。

なお、本回路に用いるMOSFETのチャネル長は、ある程度長い方が望ましい。たとえば、半導体装置の他の回路でチャネル長 1μ m程度のMOSFETが用いられていたとしても、本回路ではそれよりも長い。たとえば 5μ m以上のチャネル長のMOSFETを用いるのがよい。 (7) ~

(9) 式では簡単のため、飽和領域のドレイン電流はゲ

61~963を飽和領域で動作させるためには、VTEE≥2 VTE、すなわちVTEE-VTE≥VTEであればよい。しきい値 電圧差VTEE-VTEは従来に比べて小さく(たとえば0.7V でき、チャネル領域の不純物フロファイルの相違を従来 に比べて小さくできるからである。

本発明による回路ではしきい値電圧の温度依存性dVT/dTの差異を小さくできるので、温度に対しても安定な基準電圧を得ることができるが、さらに温度依存性を小さくするにはミラー比αを調整すればよい。次にその方法を説明する。(11) 式を温度Tによって微分すると、

$$\frac{x}{2-x} \cdot \frac{d V_{TE}}{dT} \qquad \cdots \cdots (14)$$

ート・ソース間電圧にのみ依存するとしたが、実際には ドレイン・ソース間電圧によっても多少変化する。チャネル長が長いほどこの変化の割合(ドレインコンダクタンス)が小さく、したがって基準電圧の安定度が良くなる。また、短チャネル効果によるしきい値電圧変動を抑えるためにも、チャネル長は長い方がよい。

第1図(a), (b), (c)の回路では、基準電圧 を作るためのMOSFET・Q₆₁~Q₆₃のバックゲートはそれぞ れのソースに接続されているが、共通の基板端子に接続 するようにしてもよい。しかし、MOSFETのしきい値電圧 はバックゲート電圧によって変化するので、その影響を 避けるためにはソースに接続した方がよい。

ここで本発明に用いるカレントミラー回路について 起しておく。カレントミラー回路は、第1図(a)の実 施例に用いられている 2 個のMOSFETから成る回路に限ら れない。たとえば、第1図(b)または(c)の回路で もよい。これらの回路はそれぞれカスコード形、ウィル ソン形という名称で知られている回路である。これらの 回路の特徴は、ミラー特性が良いことである。すなわ ち、第1図(a)のカレントミラー回路では、 Q_{64} と Q_{65} のドレイン・ソース間電圧の変化によってミラー比 α が わずかに変化するが、第1図(b)または第1図(c)

$$I_{1} = \frac{\beta_{EE}}{2} (V_{1} - V_{TEE})^{2} \cdots (15)$$

$$I_{1} = \frac{\beta_{E}}{2} (V_{1} - V_{R} - V_{TE})^{2} \cdots (16)$$

$$I_{2} = \frac{V_{R}}{R_{E}} \cdots (17)$$

これらの式より、ミラー比 $\alpha=1$. $\beta_{\rm EE}=\beta_{\rm E}$ として計算すると、

VR=VTEE-VTE (18) となり、基準電圧VRとしてEEMOSとEMOSとのしきい値電 圧の差の電圧が得られる。

本実施例の特徴は、EEMOSとEMOSとのしきい値電圧の差を、第1図(a)の場合よりもさらに小さくできる(原理的にはいくら小さくでもよい)ことである。そのため、MOSFETの特性を合せることがさらに容易である。ただし、通常のMOSフロセスでは、一般に抵抗よりもMOS PETの方が占有面積が小さくできるので、しきい値電圧差がある程度大きくてもよい場合は第1図(a)の実施例の方が望ましい。

第9図(a)に本発明の他の実施例を示す。第1図(a)の実施例との相違点は、電流11と12との比を一定に保つ方法にある。第1図(a)の場合は、カレントミラー回路70が直接11と12の比を一定に保っていたが、本実施例では2組のカレントミラー回路71および72が間接的にこれを実現する。すなわち、4個のNチャネルMOSFETから成るカレントミラー回路71(これは前述のカスコード形である)が12と13とを一定比に保つと同時に、2個のPチャネルMOSFETから成るカレントミラー回路72が13と(11+12)とを一定比に保つ。これにより11と12との比が一定に保たれる。たとえば、回路71のミラー比を12:13=1:1、回路72のミラー比を13: (1+12) =1:2と

すれば、1₁:1₂=1:1となる。

本実施例の特徴は、 Q_{62} のドレイン・ソース間電圧がほぼ一定になることである。第1図(a)の実施例では、 Q_{62} のドレイン(ノード62)の電圧はほぼ V_{DD} ー V_{TP}

の回路ではその変化量が少ない。したがって、本発明に

適用した場合、ミラー比をより正確に設定でき、より安

定な基準電圧を得ることができる。また、カレントミラ

一回路としては、第1図 (d) に示すような、MOSFETの

かわりにバイボーラトランジスタを用いた回路でもよ

い。以下の実施例では、簡単のため、主として第1図

(a) のカレントミラー回路を用いた図を掲げてある

が、これらの実施例に第 L図(b)~(d)の回路を適

第8国に本発明の第2の実施例を示す。この回路は第

1図(a)のQ63を抵抗R61で置き換えたものである。Q

61と962の定数が等しく、いずれも飽和領域で動作して

用してもよいことは言うまでもない。

いるとすると、次の3式が成り立つ。

(VTPはPチャネルMOSFETのしきい値電圧)であり、これは外部電源電圧VDDの変動によって変化する。ドレイン電圧の変化は、ドレインコンダクタンスによるドレイン電流の変化をもたらし、基準電圧VRの変動を招く、それに対して本実施例では、Q62のドレイン電圧は2VRに保たれているので、VDDに対してより安定な基準電圧を得ることができる。

第 9 図(b)の回路も同様な趣旨の実施例である。この回路では、2 個のEEMOSから成るカレントミラー回路7 3が 1_2 と 1_4 とを一定比に保ち、2 個の 1_5 0 チャネル 1_5 0 とを一定比に保っことにより、 1_4 と 1_5 0 とを定比に保っことにより、 1_4 と 1_5 0 比が一定に保たれる。

これまでの実施例は、いずれもNチャネルMOSFETのしきい値電圧差を基準とする回路であったが、PチャネルMOSFETのしきい値電圧差を、基準とすることもできる、第10図(a)、(b)にその例を示す。Q74は標準のしきい値電圧VTPを持つPチャネルMOSFETであり、Q73はVTPよりも低い(負で絶対値が大きい)しきい値電圧VTPEを持つPチャネルMOSFETである。Q74とQ73がいずれも飽和鋼域で動作しているとすると、次の2式が成り立つ。

$$I_{1} = \frac{\beta_{PE}}{2} (-V_{3} - V_{TPE})^{2} \qquad (19)$$

$$I_{2} = \frac{\beta_{P}}{2} (V_{R} - V_{3} - V_{TP})^{2} \dots \dots (20)$$

ここで V_3 はノード63の電圧、 β PE . β PE はそれぞれ、 Q_{73} , Q_{74} のコンダクタンス係数である。これらの式より、 V_4 : V_5 V_6 V_7 V_8 V_8 V

VR=VTP-VTPE ······ (21) となり、基準電圧VRとしてPチャネルMOSFETのしきい値 地圧差が得られる。

本実施例は、P形の基板上に形成される半導体集積回 路であって安定な基準制工を必要とするものに組み込む のに好適である。前述のように、基準電圧を作るための MOSFETのバックゲートはそれぞれのソースに接続するこ とが望ましい。しかし、P形の基板上の半導体集積回路 では、NチャネルMOSFETは基板上に直接形成され、その バックゲートはすべて共通の基板端子に接続されるのが 普通である。したがって基板電圧が変動すると、Nチャ ネルMOSFETのしきい値電圧が変化する。それに対して、 PチャネルMOSFETはN形のウェル内に形成されるので、 各MOSFETのバックゲート (ウェル) をソースに接続する ことによって、基板電圧変動の影響を受けないようにす ることができる,たとえば、DRAMでは、P形の基板を用 い、チップ上に設けた基板電圧発生回路で発生した電圧 (通常-3V程度)を基板に印加するのが普通である。し かしこの基板電圧は、外部電源電圧の変動やメモリの動 作によって変動しやすい。このような場合には、本実施 例の回路が特に有効である。逆に、N形の基板上に形成 される半導体集積回路では、NチャネルMOSFETのしきい 値電圧差を基準とする回路の方がよい。

第10図(b)も同様に P チャネル MOSFET のしきい値電圧差を基準とする回路である、これまでの実施例との相違点は、動作点(動作電流)の設定方法にある。これまでの実施例は、基準電圧発生回路内で自動的に動作点が定まる、いわゆるセルフバイアス方式の回路であった。しかし、本回路では、動作点を設定するための回路76が独立に設けられている。動作点設定回路76に流れる電流15は、主として抵抗 R_{62} (MOSFET で置換してもよい)によって定まる。基準電圧発生回路の動作電流 I_1 および I_2 は、 I_5 と 2 組のカレントミラー回路72 および75 によって定まる。たとえば、回路72のミラー比を I_5 : (I_1+I_2) = I_5 に I_5 に

$$V_{R'} = \frac{R_{21} + R_{22}}{R_{22}}$$

 V_R は、前述のようにFETのしきい値池圧差を基準としているため、必ずしもメモリアレーの動作電圧として適当な電圧であるとは限らない。そのためにこの回路によって V_R から V_R ′への変換を行っている。たとえば、 V_R = 1V, V_R ′= 3Vならば、 R_{21} : R_{22} = 2: 1とすればよい。ま

2=15となる。

本回路は、動作点設定回路が独立しているので、セルフバイアス方式の回路よりも、デバイスのばらつきによる動作点の変動が少なく、したがって消費電流のばらつきが少ないという特徴がある。

なお、セルフバイアス方式の回路では、起動回路を付 けておくことが望ましい、起動回路とは、回路が望まし くない安定点に陥るのを防止するための回路である。た とえば第9図(a)の回路では、望ましい安定点は前述 のように正常にVRを発生している状態にあり、このとき ノード63の電圧V₃=2V_R、ノード64の電圧V₄=V_{DD}- X_{TP} である。しかし、これ以外にも11=12=0という安定 点があり、このとき $V_3 = 0$ 、 $V_4 = V_{DD}$ 、 $V_R = 0$ である。 回路がこの安定点に陥るのを防ぐには、たとえば第日図 に示すような起動回路77を付ければよい。PチャネルMO SFI:T・Q75, Q76および抵抗R63(MOSFETによって置換して もよい)は電流源を構成している。同路が望ましくない 安定点にあるときはV3=0でEEMOS・977は非常通状態で あるから、ノード60が電流源によって充電される。する と978が導通状態になってノード63の電圧を上昇させ、 回路を望ましくない安定点から脱出させるように働く、 回路が望ましい安定点に到達するとV3がVTEEを越えてQ 77が導通状態になり、ノード60の電圧が下がる。すると Q78は非導通状態になり、基準電圧発生回路本体の動作 には影響を及ぼさなくなる。

次に、本発明をDRAMに適用した例を示す。第12図は、メモリアレーを外部電源電圧VCCよりも低い内部電圧VLで動作させるために、オンチップ電圧リミッタを設けたDRAMの構成図である。内部電圧VLを発生するために、本 後明による基準電圧発生回路を用いている。図中、6 は本発明による基準電圧発生回路、24は差動アンプ、7aおよび7bはバッファ、30はワード線兒圧回路、2 はメモリセルMCを縦横に配列したメモリアレー、33はセンスアンプ、31はワードドライバである。

進動アンプ24と2個の抵抗 R_{21} 、 R_{22} は、基準電圧発生回路6の出力電圧 V_R から、次式のようにメモリアレーの動作電圧 V_R が全作るための回路である。

た、 R_{21} と R_{22} を可変にして、 $V_{R'}$ の微調整、いわゆるトリミングができるようにしてもよい。トリミングの方法としては、たとえば前記米国特許に記載されている方法を用いることができる。

バッファ7aおよび7bは、VR'の電流駆動能力を高める

(20)

回路が独立しているので、セルりも、デバイスのばらつきによ、したがって消費電流のばらつある。

方式の回路では、起動回路を付 、起動回路とは、回路が望まし 防止するための回路である。た 路では、望ましい安定点は前述 している状態にあり、このとき

こ適用した例を示す。第12図は、原電圧VCCよりも低い内部電圧VL オンチップ電圧リミッタを設けた 内部電圧VLを発生するために、本 生回路を用いている。図中、6は 発生回路、24は意動アンプ、7aお はワード線昇圧回路、2はメモリ たメモリアレー、33はセンスアン パである。

の抵抗R₂₁, R₂₂は、基準電圧発生 ら、次式のようにメモリアレーの めの回路である。

(22)

:して、VR'の微調整、いわゆるト・にしてもよい。トリミングの方法)記米国特許に記載されている方法)。

bは、VR'の電流駆動能力を高める

は、MOSFIT・Q21~Q24と電 、MOSFET・Q₂₆と電流源) 戊されている。なお、7bの は記載を省略してある。こ プの人力へフィードバット L.VL2の電圧が入力電IEV すなわち、電圧値はそ Yi.i. Yi.2を得ることがで レスアンプ、メモリセル られる。本実施例では、 動作電圧(ここでは) **プーストと呼ばれる手法** ード線昇圧回路30を設け 5月1月回路30を設けてあ 電源VCCではなく内部電 ・下線駆動信号 oxはVL2 ライバ31は、φχとデコ 泉町を駆動する。 ィスアンプ33は、Pチャ

ネルMOSFET・Q₁₂₇、Q₁₂₈ プである。33は、 φ S にしてMOSFET・Q₁₃₆、Q 動される。ただし、Q なく内部電源V_L1に接 ことにより、データ線 叫は接地電位になる。 こ抑えられる。

他の実施例を紹介す

MビットDRAMの回路

維電圧発生回路、6a 路、4a, 4b, 4cは接地 外部電源電圧VCCの 圧発生回路6は外部 安定化された電圧V F時間路6はそれたV

:換回路6aはそれをV 動回路は、VR′を L1、周辺回路用の 電源電圧V_{I.2}を発生する。この例では、V_{I.1}, V_{I.2}の電圧レベルは、ともに3, 3Vである。

本実施例の第1の特徴は、周辺回路にも電圧リミッタ 回路を適用したことである。 V_{L_1} は45および47に、 V_{L_2} は 32、37、38、40、41、42、43、44、46、48にそれぞれ供給され る。すなわち、データ出力バッファ39以外の回路は内部 電源電圧 V_{L_1} もしくは V_{L_2} で動作する。周辺回路をも外部 電源電圧 V_{CC} よりも低い安定化された電圧 V_{L_1} で動作させ ることにより、周辺回路で消費される電力を低減することができ、またその動作を安定化することができる。

本実施例の第2の特徴は、電圧リミッタ回路13を半導体チップの中央に配置したことである。これにより、内部電源電圧V_{L1}、V_{L2}の配線Ha、Hbのインピーダンスによる電圧降下が小さくなる、そのため、V_{L1}、V_{L2}を電源とする回路の動作が安定かつ高速になる、

本実施例の第3の特徴は、接地配線の方法にある。ま ず、基準電圧発生回路および電圧変換回路用としては、 専用の短い接地配線8を設ける。次に、駆動回路用とし ては接地配線9aおよび9hを設ける。そして、電圧リミッ 夕回路用のボンディングパッド4bは、他の回路用のボン ディングパッド4a, 4cとは別に設ける。これにより、各 回路が動作するときに流れる電流によって接地配線上に **発生する雑音が、他の回路に悪影響を与えるのを防止で** きる。特に、基準電圧発生回路および電圧変換回路の接 地配線に雑音が生ずると、内部電源電圧V_{I.1}、V_{I.2}のレベ ルが変動し、チップ内のほとんどすべての回路に影響を 与えるので、この配線8は極力短くし、かつ他の接地配 線とは分離しておくことが望ましい。そのためには、ボ ンディングパッドから別にしておくのが最も望ましい が、ボンディングパッドは共通にして配線の取り出し部 から分離するという方式でもよい、また、図には示して いないが、メモリアレー川の接地配線も、他の配線とは 分離しておくことが望ましい。なぜならば、DRAMでは、 センスアンフが増幅動作を行うとき、多数のデータ線 (その容量は通常合計数 TpF) が同時に充放電され、接 地配線に大きな雑音が発生するからである。

本実施例の第4の特徴は、電源配線の方法にある。外部電源電圧VCC用のボンディングパッドは、メモリアレー用の5aと、周辺回路用の5bとで別に設ける。メモリアレー用の駆動回路7aは5aに、周辺回路用の駆動回路7b、7では5bにそれぞれ近接して配置する。これにより、電源配線10a、10bでの電圧降下を低減できる。もちろんこの電圧降下分は各駆動回路で吸収するようになっているが、降下分があまりに大きいと吸収しきれなくなり、内部電源電圧VL1もしくはVL2の低下を招くことがある。これを防ぐためには、本実施例のように、配線10a、10bのインピーダンスを小さくすることが望ましい。周辺回路用とメモリアレー用とでボンディングパッドを別に設けたのは、上述の接地の場合と同様、回路が動作するときに流れる電流によって電源電線上に発生する雑音が、他

の回路に悪影響を与えるのを防止するためである。基準 電圧発生回路および電圧変換回路用の電流は、ここでは 5bから配線しているが、もちろん別のボンディングパッ ドを設けてもよい。

なお、図には示していないが、データ出力バッファ用の接地配線および電源配線も、他の接地配線および電源配線とはそれぞれ分離しておくことが望ましい。なぜならば、データ出力バッファが動作するときには外部負荷(通常数 fipf)が充放電されるため、接地配線および電源配線(データ出力バッファは外部電源電圧VCCで直接動作する)に大きな雑音が発生するからである。

以下、本実施例の各部について詳細に説明する。

まず、基準電圧発生回路6について述べる。 基準電圧 発生回路としては、第1図(a)~(d),第8図~第 日国に示した回路を用いることができる。ここで、前述 のように、基板電位変動の影響を少なくするためには、 各MOSITETのバックゲートはそれぞれのソースに接続する ことが望ましい。たとえば第10図 (a), (b)の回路 では、PチャネルMOSFET・Q73とQ74とのしきい値電圧差 が基準電用EVRとなる。この場合は、973と974としては、 たとえば第16図(a),(b)に示す構造のアチャネル MOSFETを用いればよい、同図第16図 (a) はレイアウト 図、第16図 (b) は断面図である。図中、101はP形の 半導体基板、102はN形ウェル、103はN+拡散層、107 はP+拡散層、104はアイソレーション用のSiO2、106は ゲートとなる多結品シリコンもしくは金属、113は層間 絶縁膜、108は配線層、115は保護膜、116はコンタクト 孔である。ソース拡散層(図の左側のP+拡散層)とN ウェルとが、配線層108によって接続されている。この 端子が第10図(a),(b)の回路図のノード66に扣当 する。この構造は通常のCMOSプロセスで作ることができ る、第17図(a), (b)は、ウェルを二重構造にした 例である。図中、IIIはN形の基板、112はP形のウェル である。このようにウェルを「重構造にして、外側のウ ェル112の電位を固定(たとえば接地)することによっ り、基板111とMOSFETのバックゲート102とが静電的にシ ールドされる。したがって、それらの間の寄生容量を介 した上渉雑音を防止でき、基板電位変動の影響をほぼ完 全になくすることができる。なお、基板111はたとえば 外部電源Vccに接続すればよい。この構造は通常のCMOS プロセスにウェルを形成する工程を一つ追加するだけで 作ることができ、比較的低コストで大きな効果が得られ

第1図 (a) ~ (d)、第8図、第9図 (a),

(b)、第11図の回路では、N チャネルMOSFET・ Q_{61} と Q_{62} とのしきい値電圧差が基準電圧となる。これらの回路を川いる場合は、第16図(a)、(b)または第17図(a)、(b)において導電形を逆にした構造のN チャネルMOSFETを用いればよい。

基準電圧を発生するための一対のMOSFET第10図

(a), (b)の場合は973と974、第1図(a)~ (d)、第8図、第7図(a), (b)、第1図の場合は961と962)のレイアウトパターンは、幾何学的に合同な図形とし、配置する方向も同一にするのが、製造プロセスのばらつきの影響を少なくする意味で望ましい。たとえば、ソース・ドレイン拡散層上のコクタクト孔の配置方向を同一にすることにより、拡散層抵抗の影響を同じにすることができる。また、チャネルの方向を同じにすることにより、結晶面方向による移動度の影響をなくすことができる。

次に、電圧変換回路6aについて述べる。電圧変換回路の 実現方法を第18図に示す。図中、24は差動増幅器、25はトリミング回路、 $Q_{39} \sim Q_{47}$ および Q_{49} はドチャネルMOSFET、 $F_{1} \sim F_{7}$ はヒューズである。これに関連する実施例が第35図、第37図、第39図(a)で説明されるので、これを参照すれば、一層明らかになるであろう。この回路は、基準電圧 V_{R} の定数倍の電圧 V_{R} /を発生する。また、製造プロセスなどによる V_{R} のばらつきを補償するための電圧の微調整(トリミング)が可能である。

差動増幅器24の入力端子の一方には、 V_R が入力され、他力には V_R 、を $MOSFETQ_{14} \sim Q_{47}$ および $Q_{39} \sim Q_{42}$ によって分割した電 MEV_R 、が帰還されている、24の増幅率が十分大きいとすれば、出力電 MEV_R 、は次式で与えられる。

$$V_{R'} = \frac{R_{T_1} + R_{T_2}}{R_{T_2}} \cdot V_{R}$$

ここで、 R_{T1} は Q_{17} から成る回路を等価的に抵抗とみなしたときの抵抗値、 R_{T2} は Q_{39} $\sim Q_{42}$ から成る回路を等価的に抵抗とみなしたときの抵抗値である。ヒューズを切断することにより R_{T1} 、 R_{T2} が変わるので、 V_R を調整することができる、 V_R V_R の標準値は、前述のようにそれぞれ1、IV、3、3Vであるから、ヒューズを切断しないときは R_{T1} : R_{T2} = 2: 1としておく。 V_R > 1. 1V のときは I_1 $\sim I_6$ を切断することにより R_{T2} を大きくし、 V_R < 1. 1V のときは I_7 を切断することにより R_{T1} を大きくして、 V_R が標準値から大きくはずれないように調節することができる。

MOSFIET・ Q_{19} および Q_{50} はテストモードのときに $V_R'=0$ Vとするためのものである。テストモードのときは信号TEが V_{CC} レベルになり、 Π 力 V_R' は0Vになる。

第18図に示した回路は、米国特許第4100437号に記載されている回路に比べて、通常のMOSプロセスで作った場合の占有面積が小さいという利点がある。すなわち、米国特許に記載されている回路では、出力電圧VR′を分割するための素子として、抵抗を用いていたのに対し、第18図の回路ではMOSFETを用いている。回路の消費電流を低減するためには、電圧分割用素子の等価抵抗はかなり大きく(数百kΩ程度)なければならない。通常のMOSプロセスでは、抵抗よりもMOSFETの方が、小面積で等

価抵抗の大きい素子が得られる。ただし、MOSFETを用いると、そのしきい値電圧の変動によってVR'の特性が変動することが懸念されるが、MOSFETのチャネル幅・チャネル長を十分大きくしてばらつきを抑え、バックゲートをソースに接続して基板電位変動の影響を回避し、さらにしきい値電圧のばらつき分も見込んでヒューズの切断方法を選択することにより、解決できる。なお、このトリミングに用いるMOSFETは、基板電位変動の影響を少なくするため、第16図(a)、(b)または第17図(a)、(b)に示した構造にすることが望ましい。

基準電圧 V_R 、 V_R' の端子には、接地との間に大きな容量のキャパシタを付加しておくのが望ましい。これは、 V_R , V_R' の高周波に対するインヒーダンスを低減させ、高周波雑音をバイパスさせるためである、特に、第15回のように、 V_R' の配線12aがやむを得ず他の配線と交流する場合には、電圧リミッタ回路の動作を安定化する(発板を防止する)意味もある。この理由を第19図を参照して説明する。

駆動回路7a、7bは、それぞれ V_R から電流駆動能力の大きい電圧 $V_{L,1}$ 、 $V_{L,2}$ を作る。この $V_{L,1}$ 、 $V_{L,2}$ 自体、あるいはパルス発生回路口のような $V_{L,2}$ を電源として動作する回路の出力(その電圧レベルは $V_{L,2}$)の配線16が V_R の配線が、 V_R の配線12aと交差していると、17a~17cに示すように、配線間の寄生容量 $C_{C,3}$ を介した帰還ループが生ずる。このループの利得が 1(0dB)より大きいと回路は発振し、1より小さくても余裕が少ないと回路動作が不安定になる。これを防止するためには、 V_R と接地との間に $C_{C,1}$ ~ $C_{C,3}$ よりも十分大きなキャバシタ $C_{R,1}$ 、 $C_{R,2}$ を挿入し、ループの利得を十分小さく(たとえばー10dB以下)しておけばよい。

ここで用いるキャバシタの実現方法の「例を第20図」 (a), (b) に示す、第20図 (a) はレイアウト図、 第20図(b)は断面図である。図中、101はP形の半導 体基板、102はN形のウェル、103はN+拡散層、104は アイソレーション用のSiO2、105はゲート絶縁膜、106は ゲートとなる多結晶シリコンもしくは金属、413は層間 絶縁膜、108は配線層、115は保護膜、116はコンタクト 孔である。キャパシタは、通常のMOSキャパシタと同じ ように、ゲート絶縁膜をはさんで、ゲート106と基板表 iff102aとの間に形成される。キャパシタ絶縁膜として薄 いゲート絶縁膜を用いているために、比較的小面積が大 きな静電容量が得られるのが特徴である。ただし、通常 のMOSキャパシタと異なる点は、ゲートドにNウェルが あるためにしきい値電圧 (フラットバンド電圧) が負で あることである。したがって、ゲート側が正になるよう に一方向の電圧が印加されるかぎり、その収電容量はほ とんど一定であるという特徴がある。このキャパシタを 作るのに必要な工程は、ウェル形成、アイソレーション 領域形成,ゲート絶縁膜形成,ゲート形成,拡散層形 成、および配線の各工程であるが、これらはいずれも通

常のCMOSプロセスに含まれている工程である。したがって、CMOSプロセスで製造される半導体装置ならば、本キャパシタを作るために特に工程を追加する必要はない。

駆動回路7a,7bの一実現方法を第21図(a)に示す。 る。22は出力段であり、MOSFET・Q26. Q27から成る。CL は駆動回路の負荷(メモリアレーもしくは周辺回路)を 等価的に1つのキャパシタで表したものである。差動増 幅器21の2個の人力端子のうち、一方には基準電圧VR′ が入力され、他方には出力段から $V_{\rm L1}$ ($V_{
m L2}$)が帰還され ている。したがって、この回路は $V_{
m L,1}$ ($V_{
m L,2}$)が $V_{
m R}^{\prime}$ に追 随するように動作する、23は21,22から成る帰還増幅器 の動作を安定にするための、いわゆる位補償回路であ る、MOSFET・Q28~Q30は、駆動回路が非活性状態のとき 出力を高インピーダンスにするため、およびテストモー。 ドのときにV_{I.1}(V_{I.2})をV_{CC}レベルにするためである。 すなわち、非活性状態のときはテスト信号圧が低レベ ル、活性化信号φ1′(φ2′)が低レベルであり、Q 26のゲート V_{CC} レベルになり、出力 V_{L1} (V_{L2})が高イン ビーダンスになる。また、このときは925.927が非導通 状態になるため、回路の消費電力が低減される。テスト モードのときは、TEがTCCレベルになり、Q6のゲートが「 低レベルになり、VCCが直接出力される。駆動回路7cの 「実現方法を第21図(b)に示す。この回路でも、活性 化信号φ3′が低レベルのときは、出力は高インピーダ ンスになる。なお、この回の位相補償回路は7bのそれで 兼用できる(75と7cは並列に接続されているため)の で、ここには特に位相補償回路は設けていない。

前述のように、駆動回路7aはVL1を、7bと7cとはVL2を 発生するための回路である。通常状態では、7cは常に活っ 性化され、7aと7bはメモリが動作状態のときのみ活性化 される。そのため、活性化信号 ø g ′ は常にVCCレベ ル、oi′とo₂′とはメモリの動作タイミング (タイ ミングの詳細は後述に従ってVCCレベルになる。テスト モードのときは、ø1′, ø2′, ø3′はすべて低レ ベルになり、テスト信号TEがVCCレベルになる。このと きりL1とりL2は共にVCCに等しくなる。これは、外部電源 電圧を直接印加して、メモリの動作(たとえばアクセス 時間の電源電圧依存性)を調べるのに有効である。電源 投入直後はVL1とVL2の立上りを早くするために、 φ1', φ2', φ3'をすべて活性化することが望ま しい。また、後述のように、VL2はワード線電JEVCIIおよ び基板電圧VBBを発生するのに用いられる。そこで、VCII およびVBBの電圧レベルが標準値から外れたときに ゆ2′を活性化するようにすると、これらの電圧の安定 度をよくすることができる。なお、活性化信号ャイイ、

駆動回路7aと7bとは、電流駆動能力が大きくなければ

なくVCCとしているのは、PチャネルMOSFET・Q28. Q29を

確実に非導通状態にするためである。

ならない。メモリが動作状態のとき、7aと7bとは大きな(数百~数千㎡)負荷容量を駆動する必要があるからである。特に7aは、センスアンプが増幅動作をするとき、多数のデータ線を駆動しなければならない。たとえば、データ線 1 本の容量を0.3pF、同時に動作するセンスアンプの数を8192とすると、合計の容量は2500pFにもなる。そのため、7a、7bの出りMOSFET・ Q_{26} としては、たとえばチャネル幅/チャネル長が 3000μ m/1. 2μ m程度のものを用いる、7cは、メモリが待機状態のときにリーク電流を保証する程度の電流駆動能力があればよいので、その出りMOSFETは 100μ m/1. 2μ m程度でよい。

接続回路15は、『L1と『L2との電位差が大きくなりすぎ ないようにするためのものである。VL2とVL1との電位差 が大きいと、メモリアレーと周辺回路との間で信号の授 受のミスマッチが起こりうるからである。この回路の 📝 例を第22回に示す。図中、Q₁, Q₂, Q₅はNチャネルMOSFE T、Q」はPチャネルMOSFETである。NチャネルMOSFETの しきい値電圧をVTNとすると、QIはVLI-VL2>VTNのとき に、Q2はVL2-VL1>VTNのときにそれぞれ導通する。し たがって、VLIとVL2との電位差はVTN以内に保たれる。Q 5のゲートには電源投入直後にのみ高レベルになる信号W Kが入力されている。これは特に、 $N_{1,1}$ と $N_{1,2}$ との負荷の 時定数が大きく異なる場合に、電位差が生ずるのを防止 するのに有効である。Q1. Q2. Q5がいずれも非導通の場合 でも、コンダクタンスの比較的小さいMOSFET・Q_Iは導通 している。これは、たとえばメモリが待機状態にある間 に、 $V_{L1} = V_{L2}$ とする役割を果たす。

メモリアレー 2内には、MOSFETQ $_{121}$ とキャパシタ $_{122}$ から成る、いわゆる $_{1}$ トランジスタ・ $_{1}$ キャパシタ形ダイナミックメモリセル $_{1}$ が、ワード線 $_{1}$ とデータ線 $_{1}$ しの交点に配置されている。図にはワード線は $_{2}$ 本、データ線は $_{1}$ 対しか示していないが、実際には総横に多数配置されている。キャパシタ $_{122}$ の一端里、(プレート)は直流電源に接続する。その電圧レベルは任意であるが、キャパシタ $_{122}$ の耐圧の観点からは、メモリアレーの動作電圧の $_{1}$ はなわち $_{11}$ /2が望ましい。

ワードドライバ31は、ロウデコーダ32の出力を受けて、選択されたワード線を駆動する回路である。本実施例では、ワード線電圧をメモリアレーの動作電圧(ここではV_{L1}=3.3V)よりも高くする。いわゆるワード線昇圧方式を採用している。この方式の利点は、メモリセルの蓄積電圧を大きくできることである。そのため、ワード線電圧発生回路46で作られた電圧V_{CH}(V_{CH}>V_{L1})を選択されたワード線に供給する。

センスアンプ33は、データ線上の微小信号を増幅するための回路であり、NチャネルMOSFET・ Q_{125} 、 Q_{126} から成るフリップフロップと、PチャネルMOSFET Q_{127} 、 Q_{128} から成るフリップフロップによって構成されている。センスアンプは ϕ_S を高レベル、 $\angle \phi_S$ を低レベルとしてMOSFET Q_{136} 、 Q_{137} を導通状態にすることによって、活性

化される。

データ線プリチャージ回路3-は、メモリセル読出しに 先立って各データ線を所定の電圧VPに設定するための回 路である。プリチャージ信号 ϕ Pを印加することによっ て、 $MOSFETQ_{129} \sim Q_{131}$ が導通状態になり、データ線 D_{Lj}/DL_{j} の電圧はVPに等しくなる。なお、データ線プリチャージ電圧VPは任意の電圧でよいが、データ線充放電電流 を低減する観点からは、メモリアレーの動作電圧の1/2、すなわち $V_{LJ}/2$ にするのが望ましい。

データ線選択回路35は、カラムデコーダ37の出力すYSを受けて、選択されたデータ線対をMOSFET・Q132、Q133を通して人出力線1/0.71/0に接続する回路である。本実施例では、カラムデコーダ37は端に1個だけ配置し、その出力すYSを複数のデータ線選択回路に分配するという、いわゆる多分割データ線と呼ばれる手法を用いている。これはカラムデコーダの占有面積低減に有効である。

本実施例では、センスアンプ33、データ線プリチャージ回路34、データ線選択回路35を左右のメモリアレーで共有する、いわゆるシェアドセンス、ジェアド1/0と呼ばれる下法を採用している。これは、33、34、35を共有することにより、その占有面積を低減するのに有効である。そのため、メモリアレーと33、34、35との間に、スイッチ信号するHLおよびもSHRによって制御されるスイッチ回路36Lおよび36Rが設けられている。

メインアンフ38, データ出力バッファ39, データ入力バッファ40, 書込み回路日は、データの人出力のための同路である。読出しの場合は、センスアンプ33にラッチされているデータが、入出力線、メインアンプ38, データ出力バッファ39を介して、データ出力端子Dinから入力されたデータが、データ人力バッファ40. 書込み回路日を介して人出力線に設定され、さらにデータ線選択回路35, データ線を通してメモリセルに書き込まれる。本実施例では、前述のように、38, 40, 41は内部電源電圧Y1.2で動作させて、消費電力の低減と動作の安定化を図っている。データ出力バッファ39のみは、外部インタフェース(ここではTTLコンパチブル)の都合上、外部電源電圧VCC(=5V)で動作されている。

ロウアドレスバッファ42,カラムアドレスバッファ43 は、外部アドレス信号Aを受けて、それぞれロウデコー ダ32,カラムデコーダ37にアドレス信号を供給する回路 である。タイミング発生回路44は、外部制御信号/RAS,/ CAS,/胚を受けて、メモリの動作に必要なタイミング信 号を発生する回路である。これらの回路も、内部電源電 JEV_{L2}で動作させて、消費電力の低減と動作の安定化を 図っている。

ワード線電圧発生回路46は、前述のように、ワード線 電圧V_{CH} (ここでは約5V) を発生する回路である(後述 のようにこの電圧はスイッチ回路でも使用される)。デ ータ線プリチャージ電圧発生回路47は、データ線プリチャージ電圧 $V_{\rm PB}$ (ここでは1.65V)を発生する回路である。基板電圧発生回路48は、半導体基板に印加する電圧 $V_{\rm BB}$ (ここでは-2V)を発生する回路である。これらの回路の電源は、 $V_{\rm CC}$ ではなく、安定化された $V_{\rm L1}$ もしくは $V_{\rm L2}$ である。そのため、 $V_{\rm CC}$ が変化しても出力電圧の変動が少ないという利点がある。

次に、このDRAMの読出しの場合の動作を、第23図の動作波形図を参照しながら説明する。

待機状態 (/RAS、/CASともに高レベル) のときは、データ線プリチャージ信号 ϕ pおよびスイッチ信号 ϕ SHL、 ϕ SHRがともに高レベル (= $V_{L,2}$) であり、データ線DL、/DLがVpに設定されている。また、センスアンプ駆動信号 ϕ SAN、 ϕ SAPおよび人出力線1/0、/1/0 Φ Vpにプリチャージされている (これらのプリチャージ回路は第13割には示されていない)。この状態では、電圧リミッタの駆動回路活性化信号のうち、 ϕ 3′のみが高レベル (= V_{CC})、 ϕ 1′、 ϕ 2′は低レベルである。したがって、消費電力の小さい待機時用の駆動回路7cのみが活性化されており、これによって内部電源電圧 $V_{L,2}$ のレベルが保持されている。また、接続回路15を通して $V_{L,1}$ のレベルも保持されている。電流駆動能力が入きいが消費電力も大きい7a、7bは非活性状態である。こうすることにより、待機時の消費電力を低減することができる、

/RASが低レベルになると、まず周辺回路用の駆動回路 活性化信号 ϕ_2 が高レベル($=V_{CC}$)になる。これにより、電流駆動能力の大きい7bが活性化され、 V_{L2} を電源として動作する周辺回路に大電流を供給できるようになる。プリチャージ信号 ϕ_1 中が低レベル(=0V)になり、選択されたメモリアレー側のスイッチ信号(第23図の場合は ϕ_2 SIII)は V_1 となる。 ϕ_3 SIII)な ϕ_4 といとなる。 ϕ_5 SIII)な ϕ_5 (第23図の場合は ϕ_5 SIII)は ϕ_5 SIII)な ϕ_5 となる。 ϕ_5 SIII)に ϕ_5 となる。 ϕ_5 SIII)に ϕ_5 に ϕ_5 SIII)に ϕ_5 SIII)に ϕ_5 SIII)に ϕ_5 SIII)に ϕ_5 SIII)を ϕ_5 SIII)を確定した。 ϕ_5 SIII)を ϕ_5 SIII)を確定した。 ϕ_5 SIII)を確定することによってこれを助止し、メモリセルの蓄積電圧を確保することができる。

次に、ロウアドレスバッファ42およびロウデコーダ32 が動作すると、1本のワード線配 $_i$ が選択され、その電圧が $_i$ になる。 M_i 上の各メモリセルから各データ線に信号電荷が読出され、データ線の電位が変化する。第18 図の動作波形は、メモリセルのキャパシタにあらかじめ高電位(= $_i$)が蓄積されていた場合の例であり、データ線 $_i$ の電位がわずかに上昇し、 $_i$ 0L $_i$ との間に電位差を生じている。

センスアンプの動作に先立って、メモリアレー用の駆動回路活性化信号 ϕ_1 が高レベル (= v_{CC}) になる。これにより、駆動回路Taが活性化され、 $V_{1,1}$ を電源とし

て動作するセンスアンフ駆動信号発生回路45に大電流を供給できるようになる。次に、 ϕ Sが高レベル(= $V_{1,2}$)、 $/\phi$ Sが低レベル(= 0V) になる。これにより、 $MOSFET \cdot Q_{136}, Q_{137}が導通状態になり、<math>\phi$ SANは Q_{136} を通して接地され、 ϕ SAPは Q_{137} を通して $V_{1,1}$ に接続される。これによって、データ線 $D_{1,1}$ / $D_{1,1}$ 間の微小な電位差が増幅され、-分(第23図の場合は $D_{1,1}$)は $V_{1,1}$ に、他方(第23図は Δ

▲■■■▼が低レベルになると、カラムアドレスバッファ43、カラムデコーダ37が動作し、1本のデータ線が選択される。これにより、データ線選択同路35を通してデベル (=V_{1.2})になり、データ線選択回路35を通してデータ線が人出力線に接続される。センスアンプ33にラッチされていたデータは、人出力線、メインアンプ38、データ出力バッファ39を介して、データ出力端子Dontに出力される。

▲■■■▼が高レベルに戻ると、まずワード線圏」が低レベルになり、 ϕ S. ▲■■▼、 ϕ SHL、 ϕ SHR、 ϕ Pが元のレベルに復帰する。メモリアレー用の駆動回路活性化信号 ϕ 1 はここで低レベル(=0V)になり、駆動回路75が非活性状態になる。さらに、Φ ■■■▼が高レベルに戻ると、周辺回路用の駆動回路活性化信号 ϕ 2 も低レベル(=0V)になり、駆動回路75が非活性状態になる。

以上の説明から明らかなように、駆動回路の活性化信号 φ 1 および φ 2 は、それぞれ必要なときにのみ高レベルになる。すなわち、 φ 1 はセンスアンフの動作 開始直前から▲■■■▼が高レベルに戻るまで、 φ 2 は▲■■■▼または▲■■■▼が低レベルにあるときに、それぞれ高レベルになる。これにより、駆動回路7 a, 7b で消費される電力の低減が実現できる。

以上説明したように、本実施例によれば、デフリーション形のETを用いず、エンハンスメント形のET同上のしきい顧電圧差を基準とする基準電池圧発生回路を作ることができる。エンハンスメント形のET同上の特性を合せることはデフリーション形とエンハンスメント形のETの特性を合せることよりも容易であるから、従来よりも安定な基準電圧を得ることができる。したがって、たとえば前述のメモリLSIの電圧リミッタに適用した場合、より安定な内部電源電圧を発生することができる。【第2グループ】

以下、図面を参照して本発明の第2のグループの実施例を説明する。以下の説明では、主として本発明をMOS技術による半導体装置に適用した例を示すが、本発明は他の半導体装置、たとえばバイポーラやBiCMOS技術による半導体装置にも適用できる。また、外部電源電圧および内部電源電圧は正である場合について述べるが、負である場合でも、トランジスタの操性などを逆にすることによって本発明が適用できる。

まず、第2のグループの基本概念を説明する。

第24図に本実施例を示す。図中、VLが電圧リミッタ回路であり、外部電源電圧VCCから内部電源電圧VL1~VL3 (以下、VLj (i=1,2,3) として説明する)を発生する。電圧リミッタ回路VLは、基準電圧発生回路VRと駆動回路B1~B3 (以下B_i (i=1,2,3) として説明する)から成る。基準電圧発生回路VRは、外部電源電圧VCCや温度による変動が少ない安定な電圧VRを発生し、各駆動回路B_i (B1~B3)は、VRをもとに電流駆動能力の大きい電圧VL1を発生する。各駆動回路B_iは、結躍増幅器A_iと相位補償回路C_i (i=1,2,3)から成る、 $Z_1 \sim Z_3$ は、電圧リミッタ回路VLの負荷となる半導体装置内の回路であり、それぞれVL1~VL3を電源として動作する。 $\phi_1 \sim \phi_3$ は、それぞれ $\phi_1 \sim \phi_3$ は、それぞれ $\phi_1 \sim \phi_3$ がは、それぞれ $\phi_1 \sim \phi_3$ に同期したタイミング信号である。

本実施例の第1の特徴は、電圧リミッタ同路の負荷となる内部回路を21~23の3個の分割し、それに応じて電圧リミッタ回路内の駆動回路もB1~B3の3個に分割し、それぞれに位相補償を施したことである。 般に、半導体装置内の回路には、容量、抵抗、インダクタンス、非線形素子、あるいはそれらの組合せなど極めて多種なものが含まれる。しかも、それらが半導体チップ上に分散して(すなわち分布定数的に)存在する。そのような複雑な負荷を有する帰還増幅器を安定に動作させるための位相補償は極めて難しい、本実施例のように、負荷回路を種類や大きさによって複数個に分割すれば、各負荷回路に適した帰還増幅器および位相補償回路の設計は比較的容易になる。これにより各駆動回路の動作を安定にすることができる。

負荷回路の分割方法としては、例えば下記の方法が考 えられる。

- ① 抵抗性負荷と容量性負荷とに分割する方法。
- ② 負荷の大きさ (消費電流) によって分割する方法。
- ③「回路の動作タイミングによって分割する方法。
- ① 回路の半導体チップ内の物理的位置によって分割する方法。

物理的位置によって分割した場合は、必要に応じて駆動回路 $B_1 \sim B_3$ を分散配置することが望ましい。

本実施例の第2の特徴は、各駆動回路Biに、各負荷を制御するタイミング信号。」に同期した信号。」、が入力されていることである。 般に、半導体装置内の回路に流れる電流は、動作モードによって大きく変化する。このことは、電源側から見れば、負荷のインピーダンスが変化することを意味する。このような負荷変動に対応できるようにするために、本実施例では、タイミング信号。」、を用いる。。。」、によって帰還増幅器Aiや位相補質回路Ciの回路定数を変化させ、常に負荷の動作モードに適応した特性にすることができる。これにより、常に駆動回路の動作を安定にすることができる。

なお、本実施例では、負荷回路Z₁~Z₃の動作電圧V_{1.1}

~VI.3のレベルはすべて等しいとしている。そのため、 基準電圧発生回路は1個だけ設け、その出力VRを駆動回 路BI~B3で共通に使用している。負荷回路によって動作 電圧が異なる場合は、第25図のように基準電圧発生回路 を複数個設ければよい。あるいは基準電圧発生回路は1 個だけとしておき、駅動回路BI~B3内に電圧変換機構を 設けてもよい。

第2回の実施例では、負荷の変動に対応するために、 駆動回路の回路定数を変えるという方法を採っていた。 しかし、負荷のインピーダンスが動作モードによって極めて大きく変化し、単なる回路定数の変更だけでは複数の動作モードで安定に動作させることが困難なことがある。このようなときに本実施例の方法が有効である。各駆動回路は1つの動作モード専用に設計すればよいからである。たとえば、21が動作状態にあるときと待機状態にあるときとで、非常に大きな消費電流の変化があるとさる。この場合は、駆動回路B[[は2]が動作状態にあるときに、B[2は2]が待機状態にあるときにそれぞれ安定に動作するように、帰還増幅器および位相補償回路を設計しておけばよい。

本実施例では、使用されない方の駆動回路は非活性化しているが、これは必ずしも必要ではない。使用されない方の駆動回路はスイッチによって切り離されるからである。しかし、消費電力を低減するためには非活性状態にしておく方が望ましい。また、スイッチによって駆動回路の出力を切り替えているが、駆動回路が非活性状態のときにその出力が高インピーダンスになるように設計しておけば、スイッチは不要である。

第24図の実施例では、駆動回路を分割しているために、内部電源電圧VLI~VL3の間に電位の差が生じることが懸念される。内部電源電圧間の電位差が大きいと、負荷回路ZI~Z3和互間に信号の授受がある場合ミスマッチが起こったり、素子が破壊したりすることがある。第27図にこれを防止する「方法を示す、簡単のため、負荷および駆動回路を2個に分割した場合について示してあ

る。本実施例では、2個の内部電源電圧同士を2個のNチャネルMOSトランジスタ Q_1 、 Q_2 によって接続している。MOSトランジスタのしきい値電圧を V_{TII} とすると、 Q_1 は $V_{L1} = V_{L2} > V_{TII}$ のときに、 Q_2 は $V_{L2} = V_{L1} > V_{TII}$ のときにそれぞれ導通する。したがって、 V_{L1} と V_{L2} との間の電位差は V_{TII} 以内に保たれる。

内部電源電圧同土を接続する方法は、第27団に示したものに限られない。第28団 (a) \sim (e) にいくつかの例を示す、最も単純な方法は、同図 (a) ないし (c) のように、抵抗あるいは等価的に抵抗とみなせる素子によって接続する方法である。同図 (d) は、第27団と同様に、内部電源電圧間の電位差が一定値を越えないようにする方法である。ここでは、MOSトランジスタのかわりにダイオード D_1 , D_2 を用いている。 V_{L1} と V_{L2} との間の電位差は、ダイオードのオン電圧以内に抑えられる。同図 (e) は、電源投入直後にのみ高レベルになる信号WKを用いて、 V_{L1} と V_{L2} とを接続する方法である。これは特に、負荷 V_{L1} と V_{L2} との立上りの時定数が大きく異なる場合に、電位差が生じるのを防止するのに有効である。もちろん、第27団および第28団 (a) \sim (e) のうちのいくつかを組合せた接続方法を採用してもよい。

なお、ここで述べた接続方法は、位相補償を施してい ない電圧リミッタに対しても有効である。

第24図〜第27図では簡単のため、負荷回路を単一のインピーダンス/4で表していた。しかし、実際の半導体装置における負荷は第29図に示すように、半導体チップ内に分布している場合が多い。このような場合は、分布した負荷の途中あるいは遠い端の部分から増幅器A4〜帰還をかけてもよい。図の例では、A4〜は分布した負荷Z11〜Z1gの近端から帰還をかけているが、A2〜は負荷Z21〜

$$f_1 = \frac{1}{2 \pi C G \Gamma_1}$$

である、この例では $\Gamma_1 > \Gamma_2$ であるから、総合の利得 $c = V_0/V_1$ は、周波数が Γ_2 を越えると6dB/octで、さらに Γ_1 を越えると12dB/octの割合で低下する。これらの点 Γ_2 . Γ_1 がいわゆるボール周波数である。前述のように、帰還増幅器が安定に動作するためには、12dB/octで低下し始める点(ここでは Γ_1)における利得が0dB以下でなければならない、図から明らかなように、 Γ_1 と Γ_2 とが比較的近接していると、この条件が満たされないことが多い。第31図(a)では満たされていない。したがって、 Γ_1 と Γ_2

7.29の中央部から、A3へは負荷7.31~7.39の遠端からそれぞれ帰還をかけている。こうすることによる利点は、配線のインビーダンスによる内部電源電圧の低下分を補償でき、駆動回路から遠い負荷の動作を安定化できることである。分布した負荷の途中あるいは遠端から帰還をかける場合は、位相補償回路の入力も同じ個所からとることが望ましい。

[帰還增幅器と位相補償回路]

次に、本発明に用いるのに好適な帰還増幅器と位相補 償回路について説明する。

第30回 (a) に帰還増幅器 Λ_i と位相補償回路 C_i の 実施例を示す。図中、21は差動増幅器であり、MOSトランジスタ Q_{21} $\sim Q_{25}$ から成る。22は出力段であり、MOSトランジスタ Q_{26} $\sim Q_{27}$ から成る。差動増幅器21 $\sim Q_{26}$ $\sim Q_{27}$ から成る。差動増幅器21 $\sim Q_{26}$ $\sim Q_{27}$ から成る。差動増幅器21 $\sim Q_{26}$ $\sim Q_{27}$ から成る。差動増幅器21 $\sim Q_{21}$ $\sim Q_{21}$ $\sim Q_{27}$ $\sim Q_{26}$ $\sim Q_{27}$ $\sim Q_{27}$ $\sim Q_{26}$ $\sim Q_{27}$ $\sim Q$

この回路の周波数特性を第3日図(a)、(b)を用いて説明する。まず位日補償を施さない場合について述べる。第3日図(a)は位相補償回路がない場合の周波数対利得の関係である。図中、aは追動増幅器21の利得 v_i / v_i 、bは出力段22の利得 v_o/v_i /、cは総合の利得 v_o/v_i / v_i である。a,bはそれぞれ、 f_1 , f_2 なる周波数で6dB/octの割合で低下し始める。ここで、

$$f_2 = \frac{1}{2 \pi C_b r_2}$$

とを十分離すことによって、帰還増幅器を安定化することができる。

ここで位相補償回路 C_1 を付加すると、周波数特性が第31図(b)のようになる。すなわち、差動増幅器21の利得は変わらないが、出力段の利得は P_{21} 、 Z_2 、 P_{22} の3ヵ所で折れ曲がった特性になる。 P_{21} と P_{22} はボール、 Z_2 は零点と呼ばれる点である。これらの点の周波数は次のとおりである。

1

$$f_{22} = \frac{C_D r_2 + C_L r_2 C_D R_D}{2 \pi C_L C_D r_2 R_D}$$

$$f_z = \frac{1}{2 \pi C_D R_D}$$

この図から明らかなように、 Γ_2 を意動増幅器のボール 周波数 Γ_1 の近傍に設定することによって、すなわち Γ_0 Γ_0 Γ_1 0 における折れ曲がりがなくなる。その結果、総合の利得は、周波数が Γ_2 Γ_2 0 を越えると Γ_2 0 を越えると Γ_3 0 をはの割合で低下するようになる。ここで、 Γ_0 0 = Γ_0 0 に Γ_0 1 を十分性して Γ_0 2 を十分離すことができるので、帰還増幅器を安定化することができる。

第32図(a)に帰還増幅器と位相補償回路の他の実施例を示す。この回路では、出力段22の人力と出力との間にキャパシタ Γ_F を挿入することによって、位相補償を行っている。この回路の帰還をかけないときの小信号等価回路を第32図(b)に、その周波数特性を第33図に示す。この場合は、差動増幅器の方の利得が、 P_{11} , P_{12} の3ヵ所で折れ曲がった特性になる、この場合も前実施例と同様、 Γ_1 \cong Γ_2 となるように設定し、 Γ_{11} \cong Γ_{12} とをすることができる。本実施例の特徴は、位相補償用のキャパシタ Γ_F が増幅段の人力と出力との間に挿入されているため、いわゆるミラー効果により見掛けの静電容量が比較的小さくても位相補償を行うことができるので、キャパシタの占有面積を低減することができる。

ここで第30図 (a) もしくは第32図 (a) の位相補償 回路を用いるキャハシタについて説明する。これらのキ ャパシタとしては、静電容量がかなり大きく(通常数百 ~数 TpF)、しかも電圧依存性の小さいものが必要であ る。第34図(a)に通常のCMOSプロセスでこれを実現す る一方法を示す。図中、101はP形の半導体基板、102は N形ウェル、103は\+拡散層、104はアイソレーション用 のSiO₂、105はゲート絶縁膜、106はゲートである。キャ パシタは、通常のMOSキャパシタと同じように、ゲート 絶縁膜105をはさんで、ゲート106と基板表面102aとの間 に形成される。キャパシタ絶縁膜として薄いゲート絶縁 膜を用いているために、比較的小面積で大きな静電容量 が得られるのが特徴である。ただし、通常のMOSキャパ シタと異なる点は、ゲート下にNウェルがあるために、 しきい値電圧が負であることである。これを第3回 (b) を用いて説明する。横軸はキャパシタに印加する

(b) を用いて説明する。横軸はキャパシタに印加する 電圧(ゲート側が正)、縦軸は静電容量である。しきい 値電圧(フラットバンド電圧)は、静電容量が大きく変 化するときの印加電圧 V_0 であるが、 V_0 <0である。した がって、ゲート側が正になるように一方向の電圧が印加されるかぎり、その収電容量はほとんど一定であるという特徴がある。双方向の電圧が印加されうる場合は、第34図(a)に示したキャパシタを2個用い、第34図(c)のように互いに逆方向に並列接続すればよい。

本実施例のキャパシタを作るのに必要な工程は、ウェル形成、アイソレーション領域形成、ゲート絶縁膜形成、ゲート形成、拡散層形成、および配線の各工程であるが、これらはいずれも通常のCMOSプロセスに含まれている工程である、したがって、CMOSプロセスで作られる半導体装置ならば、本キャパシタを作るために特に工程を追加する必要はない。

また、本発明を適用する半導体装置によっては、積層容量をメモリセルのキャパシタとして用いたDRAMがそうである。このような場合は、積層容量を位担補償用キャパシタとして用いてもよい。積層容量を用いたDRAMについては、アイ・イー・イー・イー、ジャーナル・オブ・ソリッド・ステート・サーキッツ、第15巻、第4号、第661頁から第666頁、1980年8月(IEEE Journal of Solid—State Circuits、Vol. SC-22、No. 3、pp. 661—666、Aug. 1980)に記述されている。

[基準電圧発生回路]

次に、本発明による電圧リミッタ回路に用いるのに適した基準電圧発生回路について説明する。なお、ここで述べる基準電圧発生回路は、位相補償を施していない電圧リミッタ回路にもちろん用いることができる。また、グループ1で説明した実施例を応用することができることもいうまでもない。

電気リミッタの出力池圧 V_L は、基準電圧 V_R を基に作られる。したがって、 V_R の特性によって、 V_L の特性を任意に設定できる。半導体装置において電圧リミッタ回路を使用する際には、 V_L の外部電源池圧 V_C C依存性が特に重要であるから、 V_R の V_C C依存性に特に留意して設計する必要がある。これに関しては、種々の目的に応じた特性例とその発生法が、特願昭56-57143、特願昭56-168698、特願昭57-220083、特願昭60-261213、特願昭63-8372、特願昭63-125742、米国特許第4100437号などに開示されている。これらの回路が本発明に適用可能なことはいうまでもない。

第24図〜第27図の実施例では、基準電圧VRを直接駆動回路に入力していた。しかし、基準電圧発生回路で得られる電圧は、必ずしも半導体装置内で用いる内部電源電圧として適当な値であるとは限らない。この場合は電圧の変換が必要になる。また、場合によっては、基準電圧の製造プロセスによるばらつきを補償するために、電圧の微調整、いわゆるトリミングが必要になることがある。電圧の変換およびトリミングの方法としては、前記の米国特許第4100437号に記載されている方法を用いてもよいが、ここでは通常のMOSプロセスで作られる半導

体装置に適した方法を紹介する。

$$V_{R'} = \frac{R_1 + R_2}{R_2} \cdot V_R$$

ここで、 R_1 は Q_{31} \sim Q_{38} から成る回路を等価的に抵抗とみなしたときの抵抗値、 R_2 は Q_{39} \sim Q_{42} から成る回路を等価的に抵抗とみなしたときの抵抗値である。ヒューズを切断することにより R_1 , R_2 が変わるので、 V_R を調整することができる。

具体的なトリミングの方法を第36図を用いて説明す る。この図は、人力 V_R と出力 V_R ' との関係を示したもの である。図中、dがヒューズを全く切断しないときの特 性である。ヒューズ \mathbb{F}_1 、 \mathbb{F}_2 、 \mathbb{F}_3 を順に切断すると、上記 \mathbb{R}_1 が大きくなるので、c.b.aで示すようにVR' は高くな る。ヒューズF₄, F₅, F₆を順に切断すると、上記R₂が入き くなるので、c.f.gで示すようにVR' は低くなる。した がって、まずVRを観測し、第13図を見てVR′が最も目標 値VRO' に近くなるように、ヒューズの切断方法を選択 すればよい、われわれの目標は、VRが広い範囲でばらつ いても、 V_{R} がある範囲内 V_{RO} $\pm \Delta V_{R}$ に入るように することである。そのためには、図中に破線で示したよ うに、あるトリミング方法(たとえばa)を採用したと きに $V_{R}' = V_{R0}' + \Delta V_{R}'$ になるときに、それと隣接す るトリミング方法(たとえばb)を採用するとVR′=V $RO' = \Delta V_R'$ になるように、回路定数(各MOSトランジ スタのチャネル幅/チャネル長)を選んでおけばよい、

第37図にトリミング回路の他の実施例を示す、出力電圧 V_R を低くするときは、第35図と同様に、ヒューズ F_1, F_5, F_6 を順に切断すればよい。第35図との相違点は、出力電圧 V_R を高くする方法にある。この場合は、まずヒューズ F_7 を切断し(この時点で入出力特性は第36図の hのようになるように回路定数を選んでおく)、次に F_4, F_5, F_6 を順に切断していけばよい。本回路は、第35図の回路よりもヒューズの数が少なく、したがって占有面積を小さくできるという利点がある。

第35図および第37図に示した回路は、前記米国特許に記載されている回路に比べて、通常のMOSプロセスで作った場合の占有面積が小さいという利点がある。すなわち、米国特許に記載されている回路では、出力電圧VR′を分割するための素子として、抵抗を用いていたのに対し、第35図および第37図の回路ではMOSトランジスタを用いている。回路の消費電流を低減するためには、電圧

分割用素子の等価抵抗はかなり大きく(数百kヵ程度)しなければならない。通常のMOSプロセスでは、抵抗よりもMOSトランジスタの方が、小面積で等価抵抗の大きい素子が得られる。ただし、MOSトランジスタを用いると、そのしきい値電圧の変動によってVg′の特性が変動することが懸念されるが、各トランジスタのチャネル幅・チャネル長を十分大きくしてばらつきを抑え、バックゲートをソースに接続して基板電位変動の影響を回避し、さらにしきい値電圧のばらつき分も見込んでヒューズの切断方法を選択することにより、解決できる。

次に、トリミング回路に用いるMOSトランジスタについて、第38図(a), (b)によって説明する。前述のように、各トランジスタのバックゲートは、基板電位変動の影響を抑えるために、それぞれのソースに接続することが望ましい。たとえば、基板がP形の場合は、第38図(a)に示すようなPチャネルMOSトランジスタを用いればよい。基板がN形の場合は、第38図(a)において尊電形をすべて逆にしたNチャネルMOSトランジスタを用いればよい。また、第38図(b)のように、「重のウェル構造にして、外側のウェル112の電位を固定(ここでは接地)することにより、基板電位変動に対してさらに強くすることができる。

次に、トリミング回路に用いるヒューズについて説明する。ヒューズとしては、たとえば多結晶シリコンなど、半導体メモリの欠陥救済に用いられているものと同じものが利用できる。したがって、欠陥救済回路を有する半導体メモリならば、ヒューズを作るために特に工程を追加する必要はない。ヒューズの切断方法は、レーザ光を用いる方法でも、電気的な方法でもよい。レーザ光を用いる方法には、切断用のトランジスタが不要であるため、占有面積を小さくできるという利点があり、電気的な方法には、高価なレーザ光照射装置を用いなくてもよいという利点がある、

第39図(a)に V_R から V_R ′への変換回路の他の実施例を示す。第35図あるいは第37図の回路との相違点は、PチャネルMOSトランジスタ Q_{48} を追加したことである。これにより、出力電圧 V_R ′の最大値は V_{CC} ー V_{TP} (V_{TP} は PチャネルMOSトランジスタのしきい値電圧) に抑えられる。これを第39図を用いて説明する。この図は、 V_R と V_R ′の V_{CC} 依存性を示したものである。第35図あるいは第37図の回路では、 V_{CC} が低いとき V_R ′与 V_{CC} である。しかし第39図(a)の回路では、 Q_{48} の追加により、 V_{CC} が低いとき V_R ′ = V_{CC} 一 V_{TP} と、 V_{TP} の分だけ低くなる。

本実施例の利点は、 V_{CC} が通常動作状態(たとえば5 V)よりもかなり低いとき(たとえば3V)の、内部電源電圧 V_{L} の電圧安定度がよいことである。これを第39||図(c)を用いて説明する。この図は、第30||図(a)もしくは第32||図(a)の駆動回路において、 V_{CC} が低いときの出力電圧 V_{L} と電流 V_{L} の関係の一例である。 V_{R} を発生

するのに第35図あるいは第37図の回路を用いた場合は、 V_{CC} が低いときは $V_L = V_{R'} = V_{CC}$ であるから、駆動回路の 出力MOSトランジスタ(第30図(a) もしくは第32図 (a) のQ26) のドレイン・ソース問電圧がほとんど O であり、電流駆動能力が小さい。そのため、出力電流 (負荷の消費電流) Lが大きくなると、VLが低下してし まう、これに対してV_R′を発生するのに第39図 (a)]の 回路を用いた場合は、 $V_L = V_{R'} = V_{CC} - V_{TP}$ であるか ら、駆動回路の出力IIOSトランジスタのドレイン・ソー ス間電圧はほぼ VTP (この例では0.5V) に等しい。し たがって、その電流駆動能力は比較的大きく、YLの低下 量は小さい。すなわち、あらかじめVILを少し低く設定し ておくことにより、電圧変動量を少なくしている。これ により、互を電源として動作する半導体装置内の回路 の、Vccが低いときの動作がより安定になり、Vccに対す る動作マージンが大きくなる。

なお、第39図 (a) の回路のQ₁₈も、前述のトリミング回路のMOSトランジスタと同様、基板電位変動の影響を抑えるために、第38図 (a), (b) に示す構造にしておくのが望ましい。

[チップ内配置・配線]

次に、本発明を実際の半導体チップ内に実装する場合の、回路配置方法、ならびに基準電圧VRや内部電源電圧 年の配線方法について述べる。本発明を適用する半導体 装置として、ここではDRAMを例に取り上げるが、もちろ ん他の半導体装置にも本発明は適用可能である。また、 ここで述べる配置・配線方法は、位相補償を施していな い電圧リミッタ回路に対しても有効である。

第40図に電圧リミッタ回路をDRAMに適用した場合の、 望ましい回路配置および配線の 例を示す。図中、1は 半導体チップ、2a, 2bは微細MOSトランジスタで構成され ているメモリアレー、3a, 3h, 3cは周辺回路である。4.5 はそれぞれ接地VGAD、外部電源電圧VCC川のボンディン グハッド、6は基準電圧発生回路、7a, 7b, 7c, 7dは駆動 回路である。6と7a~7dとにより電圧リミッタ回路を構 成している、7a, 7b, 7cはそれぞれ、周辺回路3a, 3b, 3cを 駆動する内部電源電圧VL1、VL2、VL3を発生する。7dはメ モリアレー2a, 2bを駆動する内部電源電圧V_Iを発生する。

本実施例の特徴は、基準電圧発生回路6と駆動回路7a~7dとを分離し、基準電圧発生回路は接地電位人力用ボンディングパッドの近傍に、駆動回路はそれぞれの負荷回路の近傍に配置したことである。そのため、接地電位人力用ボンディングパッドから基準電圧発生回路までの接地配線8、および各駆動回路から各負荷回路までの内部電源電圧配線口a~口dが短くなり、それらのインピーダンスが小さくなる。これにより、配線8上の雑音が減少するので、基準電圧発生回路の接地レベルが安定し、安定な基準電圧VRが得られる。また、配線口a~口dのインヒーダンスによる内部電源電圧VL1~VL4の電圧降下が

減少するので、V_{L1}~V_{L4}のレベルが安定し、負荷回路の動作が安定になる。

本実施例のもう一つの特徴は、接地配線の方法にあ る。まず、基準電圧発生回路用としては、専用の短い配 線8を設ける。他の回路用としては、配線9a~9dを設け る。すなわち、各駆動回路とその負荷回路とは共通の線 で配線するが、他の駆動回路や負荷回路とは分離する。 この配線方式の利点は、各回路が動作するときの流れる 電流によって接地配線上に発生する雑音が、他の回路に 悪影響を与えるのを防止できることである、特に、基準 電圧発生回路の接地配線に雑音が生ずると、すべての内 部電源電圧VLI~VLIのレベルが変動するので、基準電圧 発生回路用の接地配線だけは必ず他の接地配線とは分離 しておくことが望ましい。また、メモリアレー川の接地 配線も他の接地配線と分離しておくことが望ましい、な ぜならば、DRAMではセンスアンプが増幅動作を行うと き、多数のデータ線(その容量は通常数 FpF)が同時に 充放電され、接地配線に大きな雑音が発生するからであ

第11図に回路配置および配線の他の実施例を示す。本 実施例では、周辺回路3がチップの中央に集中して配置 され、さらに接地および外部電源電圧VCC用のボンディ ングパッド1.5もチップの中央に配置されている。本実 施例でも、基準電圧発生回路6は接地電位人力用ボンディングパッドの近傍に、駆動回路7a.7dはそれぞれの負 荷回路の近傍に配置されている。

この実施例の利点は、第日図から明らかなように、配線長が短くなることである。これにより、外部電源電圧VCCの変動や負荷回路に流れる電流の変動に対して強くなる。すなわち、前実施例では、VCC用ボンディングパッドと各駆動回路との間の配線10が長いため、そのインヒーダンスが大きく、負荷回路の消費電流によってVCCのレベルが低下する。もちろんこの低下分は各駆動回路で吸収するようになっているが、低下量があまりに大きいと吸収しきれなくなり、内部電源電圧VLのレベルの低下を招くことがある。これに対して本実施例では、VCC配線10のインヒーダンスが小さいので、その分大きな負荷電流を流すことができる。またVCCの低下に対しても強い。

第40図もしくは第41図において、接地配線の雑音を特に問題にしているのは、基準電圧 V_R および内部電源電圧 $V_{L,I}$ が接地電位を基準にして発生されるからである。逆に、 V_R , $V_{L,I}$ が外部電源電圧 V_{CC} を基準として発生される場合は、 V_{CC} 配線の雑音の方が問題になる。この場合は、基準電圧発生回路を V_{CC} 川ボンディングパッドの近傍に配置し、 V_{CC} 川配線を各回路ごとに分離すればよい。

、なお、第40図もしくは第41図に示した配置・配線方法 において、基準電圧 Y_R を基準電圧発生回路から各駅動同 路まで配線しているが、この配線12にはシールドを施し ておくのが望ましい。半導体チップ内の他の回路から雑音を受けて*Rが変動するのを防ぐためである。通常の半導体製造プロセスで実現できるシールド方法の例を次に説明する。

第42図(a), (b)に、シールドを施した配線の一 実施例のそれぞれ平面図および断面図を示す。図中、10 1は半導体基板、104はSiO2、108は第1の配線層、109a. 1096, 109cは第2の配線層、113, 114は層間絶縁膜、115 は保護膜である。109hが基準電圧VRの配線である。その 周囲の108, 109a, 109cがシールド川の配線であり、 電位(ここでは接地)に固定されている。1095の下方に 108を設けたことにより基板101との容量結合による雑音 を防止でき、左右に109a、109cを設けたことにより隣接 する配線(図示せず)との容量結合による雑音を防止で きる。第42図(c)および(d)は、シールドを施した 配線の他の実施例である。本実施例では、IRを第1の配 線層108hで配線し、その左右(108a, 108c)、下方(10 6) および上方 (109) にそれぞれシールド用配線を設け ている。上方にもシールド配線を設けることにより、上 方の空間を通した容量結合による雑音をも防止でき、シ ールドがより効果的になる、

さらに第42図(e), (f) のように、コンタクト孔 116a、116c、およびスルーホール117a、117cを設けてシールド用配線同上を接続すれば、シールドが完全になる、第42図(g), (h) にシールドを施した配線の他の実施例を示す。本実施例では、多結晶シリコン層106が収の配線である。そのド方にはウェル112が形成され、P形拡散層107a、107c、およびコンタクト孔116a、116cを介して、上方の第1の配線層108に接続されている。すなわち、106の周囲を112、107a、116a、108、116c、107cで囲むことによりシールドしている。本実施例の利点は、シールドに第2の配線層を使用していないので、これを第42図(g)の109に示すように、他の目的に使用できることである。これは、たとえばVRの配線と他の配線とが交差する部分に使用するのに有効である。

なお、以上のようなシールドにより、VRと接地との間に寄生容量が付くが、これはむしろ好ましい効果をもたらす。この寄生容量は、VR配線の高周波に対するインヒーダンスを低減させ、高周波雑音をバイパスさせる、いわゆるデカップリングコンデンサとして働くからである。シールド線だけは、デカップリングコンデンサとして静電容量が不足の場合は、別にキャパシタを付加してももちろんさしつかえない。

上の例では、シールド線を固定する電位は接地電位としているが、安定な電位ならば必ずしも接地電位でなくてもよい。しかし、接地電位にするのが、最も簡単であり、しかも上に述べたように寄生容量がデカップリングコンデンサとして働くので望ましい。特に、基準電圧発生回路用の接地配線(第40図、第41図に示す8の部分)に接続するのが、他の回路の動作によって発生する雑音

を避ける意味でよい。前述のようにNRがVCCを基準にして発生される場合は、シールド線はVCCに固定する方がよい、

第43国に回路配置および配線の他の実施例を示す。図中、1は半導体メモリチッフ、3は周辺回路、7a,7b,7c はそれぞれ内部電源電圧VLを発生する駆動回路、14a,14 b,14c,14dは駆動回路の出力を電源として用いて電圧振幅VLのパルスもPL・ΦP2・ΦP3・ΦP4を発生するパルスを生回路、2a,2b,2c,2dはそれぞれΦP1・ΦP2・ΦP3・ΦP4によって動作する微細MOSトランジスタを用いたメモリアレーである。なお、ここでは基準電圧発生回路は、記載を省略してある。第44図にこれらの回路の動作タイミングを示す。

本実施例の半導体メモリチップ1には単一の外部道線 電圧VCC(たとえば5V)が印加されている。駅動回路7a. 7b, 7cからはVCCは降下させた内部電源電圧VL(たとえば 3V)が出力され、パルス発生回路14a, 14b, 14c, 14dにそ れぞれ入力されている。そして、パルス発生回路には第 44図に示すタイミングパルスφTと、アドレス信号a₁と 適相の▲■■▼が入力されている。

本実施例の特徴は、各駆動回路を各パルス発生回路に 近接して配置し、しかもパルス発生回路14bと14cとで駆動回路7bを共行していることである。そのため、第3回 に比べて配線が短くなり、配線のインピーダンスが小さ くなり、これによって発生する雑音のレベルを抑えるこ とができる。また、第4回に比べて、駆動回路数が1個 減り、これによってチップ占有面積と消費電力の低減が 実現できる。しかも、パルス発生回路14bと14cとは同時 には動作しないので、駆動回路7bは1個のパルス発生回 路のみを駆動できればよく、電流駆動能力を2倍にする 必要はない。

バルス発生问路 \Box la \sim 14dは、たとえば第45図(a)、(b)に示した回路で実現できる。第45図(a)において、51は、 \Box P \rightarrow r \rightarrow r

第46図は、第43図の実施例に比べて、駆動回路の数を さらに1個減らした例である。アドレス信号ai, ▲■■ ▼、タイミングパルスφT、およびパルスφPi~φ Piは、第43図で説明したものと同じである。

本実施例では、パルス発生回路14aと14bとで駆動回路7aを、14cと14dとで7bをそれぞれ共有している。そのため、第43図の実施例に比べて、駆動回路数が1個減り、これによるチップ面積と消費電力を低減できる。ここで第4回ペニャナように、14aと14b、14cと14dとはそれぞれ同時には動作しない。したがって、駆動回路7aと7bとはそれぞれ1個のパルス発生回路のみを駆動できればよく、駆動能力を2倍にする必要はない。

第47図は、メモリアレーが8個の分割されている場合 に本発明を適用した実施例である。図中、1は半導体チ ップ、3は周辺回路、2a~2hはメモリアレー、7a,7bは 駅動回路、14a~14hはパルス発生回路である。本実施例 では、8個のアレーのうち2個がアドレス信号aj,ajに よって選択され、選択されたアレーのみが動作する。す なわち、ajaj= "00"のときは2aと2e、ajaj= "01"のと きは2bと2f、ajaj="10"のときは2cと2g、ajaj="11" のときは2dと2hがそれぞれ選択される。そのため、選択 されたアレー川のパルス $\mathfrak{o}_{\mathrm{Pk}}$ ($\mathfrak{k}=1\sim 8$)のみが出力 される。すなわち、第48図に示すように、アドレス信号 a_iaj= "00"のときはパルス opjと op5、ajaj= "01"の ときはパルスφp2とφp6、ajaj="10"のときはパルス φΡ3とφΡ7、ajaj="H"のときはパルスφρ4とφρが それぞれ出力される。これらのパルス ϕ_{PK} (k=1~) 8) は、 φ τ のタイミングで出力されるパルスであり、 その振幅は内部電源電圧VLである。

本実施例では、メモリアレーを動作させるための8個のパルス発生同路で2個の駆動回路7a、7bを共有している。このようにすることにより、駆動回路数を大幅に減らすことができ、占有面積と消費電力の低減を実現することができる。

[DRANへの適用例]

最後に、本発明をDRAMに適用した例について述べる。

第49図は本発明を適用したDRAMの構成図である。図中、 201は電源電圧(V_{CC})供給用ボンディングパッドで、外 部電源に接続されている。202は発動増幅器、203は内部 降圧された電源電圧($V_{
m L}$)の供給線、204は ${
m P}$ チャネル ${
m M}$ OSセンスアンプの起動MOSトランジスタ、205はNチャネ ルMOSセンスアンプの起動MOSトランジスタ、206はPチ ャネルMOSセンスアンプ、207はNチャネルMOSセンスア ンプ、208はメモリセル、209はPチャネルMOSセンスア ンプのN形ウェル部、210はセルアレー部とセンスアン プ部を含むメモリブロック、211はXデコーダ、212はY デコーダ、213はショート・プリチャージ信号線、214は 電源線V[/2である、電源電圧VCCは、Xデコーダ、Yデコ ーダ、ゲート保護ならびに信号発生回路などの周辺回路 で使う。内部降圧された電源電圧灯は、本実施例の場 合、センスアンフ起動MOSトランジスタ204につながるP チャネルMOSトランジスタのパックゲート(ウェル)と Yデコーダの一部に使っている。

センスアンプのようないわゆるCMOS回路の場合、P形の基板を用いると、PチャネルMOSトランジスタはN形のウェル内に形成されるのが普通である。この場合、第50図の断面図に示すように、Nウェル (PチャネルMOSトランジスタのバックゲート)の電位は外部電源電圧(CCではなく、そのソースに供給される動作電圧(この場合はV)とするのが望ましい。この理由を次に述べる。

たとえばVCC=5V、VIII=3Vとすると、データ線プリチ ャージレベルが1.5Vであるから、センスアンフ起動前、 PチャネルMOSトランジスタには1.5Vのバックゲートバ イアスがかかり、起動後はOVになる。第6図を参照する と、センスアンプ起動前のしきい値電圧(絶対値)は約 0.86V、起動後は約0.57Vである。もしNウェル電圧をV cc (=5V) としていると、各々LIV.0.92Vとなる。これ は『口とした場合に比較してあまりに大きい。第51図 は、上記DRAMのセンス系の動作速度を、PチャネルMOS トランジスタのしきい値電圧に対してフロットした図で ある。同図からわかるように、0.4Vのしきい値電圧上昇 が約2nsの遅延に相当するので、この場合Nウェル電圧 を V_{L1} (=3V) とすることで約5ns以上の高速化が実現で きることがわかる。超高集積化時代のCMOSLSTは、より 動作電圧を下げ、基板(ウェル)濃度を上げる(バック ゲートバイアス効果が大きくなる)傾向があるので、上 記本発明の効果はさらに重要になる。

ここで、Nウェル電圧をPチャネルMOSトランジスタに供給される内部電源電圧VIと等しくするにあたり、容量結合などによるNウェル電圧の変動が懸念される。第49対に示した実施例は、データ線はVI/2にプリチャージされるので、PチャネルMOSトランジスタが動作するとき、ドレイン電圧が上昇するものと下降するものとが対を成し、雑音はきわめて小さい。したがって、Nウェル電圧の変動によるラッチアップ等の問題は発生しない。

以上、センスアンフを例にとって説明したが、同様の

手法は、他のCMOS回路に対しても適用できる。またDRAMに限らず、2種類以上の異なる動作電圧を有するCMOS・LSTならば適用可能である。また、本発明の実施例において、半導体の導電形、電位関係をすべて逆にしても、本発明が成立することは明らかである。

以上説明したように、本発明によれば、電圧リミッタ 回路が多くの種類の負荷を駆動する必要があり、また負 荷の種類や大きさが動作モードによって変動する場合で も、負荷の種類や動作モードに応じた最適な位相補償が 可能になり、電圧リミックの動作を安定化できる。

また、内部電圧を電源として用いる負荷回路が半導体チップ内に複数関ある場合、各駅動回路から各負荷回路までの配線を短くすることができるので、雑音レベルを低く抑えることができる。また、駅動回路の駅動能力を増加させることができる。 で、占有面積および消費電力を低減することができる。

また、内部降圧された動作電圧を用いるCMOS回路において、ウェル内に形成されているトランジスタのバックゲート(ウェル)の電圧を降圧された電圧と等しくすることにより、回路の高速化が可能になり、超高集積化LS 1の高信頼性、高速性を併せて実現することができる。 [第3 グループ]

上記技術の問題点は、内部電圧を外部から検査する方法について考慮されていないことである。たとえば電圧リミッタを有するメモリISIの場合、電圧リミッタで発生した内部電圧値が設計値から外れていると、内部回路の動作マージンが狭くなったり、誤動作したりする。しかし、メモリISIをメモリテスタ等で検査する場合、内部電圧値を知ることができないと、上記のような問題は容易に確かめることができない。

内部電圧端子にパッドを設けて、そのパッドにメモリテスタを接続すれば、外部から内部電圧値を知ることができる。しかしこの方法には次のような問題点がある。

第1に、ハッドからメモリテスタまでの配線が受ける 雑音によって、測定値に誤差が生ずる。

第2に、メモリテスタの人力インピーダンスによって 電圧値が変化することがある。

第3に、メモリテスタはアナログ電圧を測定すること になるので、デジタル信号を取扱うよりも測定に時間が かかる。

本実施例の目的は、上記の問題点を解決し、内部電圧 を外部からメモリテスタ等で検査することが容易な半導 体装置を提供することにある。

上記目的を達成するため、本実施例では、外部から指 定された電圧と内部電圧とを比較する手段と、その比較 結果を出力する手段を設ける。

外部から指定された電圧と内部電圧とを比較し、その 比較結果を出力することにより、外部に取り出す信号は デジタル信号になる。したがって、前述の内部電圧端子 から直接取り出す場合に比べて、雑音や測定器の人力イ ンピーダンスの影響を受けにくく、またメモリテスタ等で検査することが容易になる。

以下、図面を参照して本実施例を説明する。以下の説明では、本発明をDRAMに適用した例を示すが、本発明はDRAMに限らず他の半導体装置にも適用できる。

第52図に本実施例を示す。これは電圧リミッタを有するDRAMである。図中、1は半導体チップ、2はDRAMのメモリアレー、3はDRAMの周辺回路、4は電圧リミッタ、5は比較回路、6はマルチプレクサおよび出力バッファ、8はテストエネーブル信号発生回路である。電圧リミッタ4は、外部電源VCCをもとに、VCCよりも低い内部電源VLを発生する。DRAMの周辺回路3は外部電源VCCによって動作するが、メモリアレー2は内部電源VLによって動作する。

本実施例において内部電源VLの電圧を検査する方法について説明する。

比較回路5は、VIと比較用電圧VSとを比較する。本実施例では、VSを入力する端子は、DRAMのデータ端子Dinと兼用であるが、専用の端子でもよいし、他の端子、たとえばアドレス端子の一つと兼用してもよい。比較回路の出力Cは、マルチプレクサおよび出力バッファ6を介して出力される。本実施例では、Cを出力する端子は、DRAMのデータ出力端子Doutと兼用であるが、専用の端子でもよい。

比較出力では、 $V_L>V_S$ のときは高レベル、 $V_L< V_S$ のときは低レベルになる。したがって、 $D_{\rm in}$ に印加する比較用電圧 V_S を変えて $D_{\rm out}$ を観測することにより、内部電圧 V_L を知ることができる。

たとえば、外部電源VCCが、

 $V_{CCmin} \leq V_{CC} \leq V_{CCmax}$ … (1) の範囲で、 V_{L} が V_{Lmin} よりも高く V_{Lmax} よりも低くなければならないとする。これを検査するには、まず、 D_{in} に V_{Lmin} を印加して V_{CC} を V_{CCmin} から V_{CCmax} まで変化させ、 V_{Lmax} を印加して V_{CC} を V_{CCmin} から V_{CCmax} まで変化させ、 V_{Lmax} を印加して V_{CC} を V_{CCmin} から V_{CCmax} まで変化させ、 V_{Lmax} を可加して V_{CC} を V_{CCmin} から V_{CCmax} まで変化させ、 V_{Lmax} を可加して V_{CC} を V_{CCmin} から V_{CCmax} まで変化させ、 V_{Lmax} を可能に低レベルであることを確認すればよい、

このようにDout端子から出力される信号が高レベルが低レベルかというデジタル信号であることが、本発明の特徴である。したがって、アナログ電圧を直接出力する場合に比べて、雑音やメモリテスタの人力インピーダンスによる誤差を避けることができ、メモリテスタで検査することが容易になる。

テストエネーブル信号TEは、NLを検査するモードであるか、通常の読出し / 書込みモードであるかを示す信号である。この信号は、比較回路 5 をエネーブルとするた、およびマルチプレクサおよび出力バッファ 6 を切り替えるために用いられる。TEを入力するための専用の端子を設けてもよいが、本実施例では、TEを発生するための回路 8 を設けてある。この回路は、DRAMのロウアドレスストローブ信号(▲■■■▼)、カラムアドレススト

ローブ信号(▲■■■▼)、および書込みエネーブル信号(▲■■▼)が印加されるタイミングの組合せによってTEを発生する。

これを第53図 (a), (b) を用いて説明する。

DRAMでは、通常の読出し/書込みモードのときは、第 53図 (a) のように、▲■■■▼は▲■■■▼よりも先 に印加される。逆に第53図 (b) のように、▲■■■▼ が▲■■■▼よりも先に印加され、しかもそのときの▲ ■■▼が低レベルであったとき、回路8は、互換食モー ドの指定であると判断し、圧を発生する。なお、▲■■ ■▼、▲■■■▼▲■■▼のタイミングの組合せによっ て特殊な動作モードを指定する方法については、たとえ、 ばアイ・エス・エス・シー・シー, ダイジェスト・オブ ・テクニカル・ペーパーズ、第18頁から第19頁、1987年 2 H (ISSCC Digest of Technical Papers, pp. 18-19, F ch. 1987) あるいは、アイ・エス・エス・シー・シー, ダイジェスト・オブ・テクニカル・ペーパーズ, 第286 頁から第287頁、1987年2月(ISSCC Digest of Technica l Papers, pp. 286-287, Feb. 1987) において論じられて いる。

ここでVLの検査に用いる専用の信号 (Vg.C、およびTE) の人間力方法について補足しておく。

これらの信号の専用の端子を設けてもよいことは、上に述べたとおりである。しかし、第1図の実施例では、NSの人力端子はDinと、Cの出力端子はDoutとそれぞれ、兼用であり、TEは▲■■■▼、▲■■■▼、▲■■▼のタイミングの組合せにより作られる。この方式の利点は、DRAM本来の端子のみを用いてVLを検査できることである。したがって、ウエハ状態での検査だけでなく、パッケージに組立てた後の検査も可能になる。

第5日郊に比較回路5の一例を示す。

第5日図において、20は V_L および V_S を入力とし、ノード27を出力とする意動増幅器であり、NチャネルMOSトランジスタ21、22、23と P チャネルMOSトランジスタ24、25から成る。30はノード27を人力としてを出力とするインバータであり、NチャネルMOSトランジスタ31と P チャネルMOSトランジスタ32から成る。 V_L が V_S よりも高いときはノード27が低レベル、出力Cが高レベルになる。 V_L が V_S よりも低いときはノード27が高レベル、出力Cが低レベルになる。

比較回路としては単独の差動増幅器でもよいが、本実施例のように差動増幅器の出力をさらにインバータで増幅するようにした方が、出力Cのレベルを確実に高レベル (≒VCC)、低レベル (≒OV) にできるので望ましい。

本回路では、MOSトランジスタ21のゲートにTEが人力されているので、VL検査モードのとき(TEが高レベルのとき)以外は差動増幅器に電流が流れない。これにより通常動作時の消費電力の増加を防止できる。また、通常動作時はPチャネルMOSトランジスタ26が導通している

ので、ノード27は高レベルに固定されている。

次に、本発明に用いるマルチプレクサおよび出力バッファ 6 の実現方法について説明する。

第55図はマルチプレクサおよび出力バッファの一例である。第55図中、11.42、および49~52はインバータ、13~48はNANDゲート、53および54はNチャネルMOSトランジスタである。この回路は、DRAMのデータ出力doutと比較回路の出力でのうちの一方を選択して、出力端子Dout (出力する回路である。いずれを選択するかは、TE (前述のテストエネーブル信号) および0E (DRAMの出力エネーブル信号) によって決定される。圧が高レベル、0Eが低レベルのとき (互検査モードのとき) はCが、TEが低レベル、0Eが高レベルのとき (競出しモードのとき) はdoutが、それぞれ選択・出力される。TE、0Eがともに低レベルのとき (書込みモードもしくは待機状態のとき)は出力端子Doutは高インピーダンスである。

第56図に本発明の他の実施例を示す。前実施例との相違点は、比較用電圧として V_{S1} 、 V_{S2} の2個が入力されており、比較回路も5-1、5-2の2個が設けられていることである。

比較回路 5-1 は内部電圧 V_L と V_{S1} とを、5-2 は V_L と V_{S2} とをそれぞれ比較する。比較出力 C_1 は、 V_L > V_{S1} のときは低レベルになる。比較出力 C_2 は、 V_L > V_{S2} のときは低レベル、 V_L < V_{S2} のときは低レベル、 V_L < V_{S2} のときは低レベル。 V_L < V_{S2} のときは低レベル。 V_L < V_{S2} のときな高レベルになる。外部に出力される信号C は、 C_1 と C_2 を Δ ND ϕ - V_1 + ϕ - V_2 + ϕ - V_3 + ϕ - V_4 + ϕ - V_5

本実施例は、データ人力端子と出力端子とが兼用で、 4 ビット同時に読出して書込みされる、いわゆる×4 ビット構成のDRAMである。そこで、比較用電圧 V_{S1} と V_{S2} との人力、および比較結果Cの出力には、4個のデータ入出力端子 $1/0_0 \sim 1/0_3$ のうちの3個を利用している。前実施例のような×1 ビット構成DRAMの場合は、たとえばCの出力には $1/0_0$ 0元には $1/0_0$ 0元には $1/0_0$ 0元には $1/0_0$ 0元にない。

本実施例の利点は、 V_L がある範囲内にあるか否かが 度の検査でわかることである。たとえば、 V_L が V_{Lmin} よりも高く V_{Lmax} よりも低くなければならないとする。これを検査するには、 $V_{S1} = V_{Lmin}$ 、 $V_{S2} = V_{Lmax}$ とすればよい、 $V_{Lmin} < V_L < V_{Lmax}$ のときに限り、Cは高レベルになる。

第57四に本発明の他の実施例を示す。

前述の2 実施例との相違点は、比較用電圧 V_S をデジタル信号で指定し、それを $D\Lambda$ 変換することにより比較用電 EV_S を $D\Lambda$ Cで作っていることである。本実施例では、デジタル信号 S_0 ~ S_3 の人力端子はアドレス端子 Λ_i と兼用である。

人力されたデジタル信号は、DAコンバータ10によってアナログ電JEVsに変換される。DAコンバータに与える基準電圧は、VCCでもよいが、専用の電圧VRの方が望ましい、内部電JEVLのVCC依存性を測定できるからである。

本実施例ではVRの人力端子は、DRAMのデータ人力端子D inと兼用である。

本実施例の特徴は、出力だけでなく人力もデジタル信 **号であることである。そのため、前実施例に比べてメモ リテスタによるテストがさらに容易になる。なお、本実** 施例では比較用電圧はVS1個だけであるが、前実施例の ように2個にしてもよいことはもちろんである。

次に、本実施例に用いるDMコンバータについて説明す

$$V_s = \frac{V_R}{16}$$
 (8 S₃ + 4 S₂ + 2 S₁ + 1 S₆) ... (2)
16 中、7はデコーダ、72はMOSトランジスタ、Rは抵抗で

圧は、

で与えられる。ただし、インバータ62の出力インヒーダ ンスは抵抗R、2Rに比べて十分小さいと仮定している。

第58図(b) (EDAコンバータの他の実施例を示す、図

$$V_i = \frac{i}{1.6} V_r \quad (i = 0 \sim 1.5) \quad \cdots \quad (3)$$

のうち、1つを選択して出力VSとする。この選択は、人 カ信号S0~S3をデコーダ71でデコードした信号T0~15に よって行われる。この回路の特徴は、負荷のインピーダ ンス(第57国の比較回路 5 の人力インピーダンス)が十 分大きければ(第54図の回路は、この条件を満たしてい る)、出力電圧VSはMOSトランジスタ72のオン抵抗の影 響を受けないことである。

なお、第58図(a)、(b)はいずれも4ピットのDA 変換器である。しかし、ビット数は、どの程度正確に内 部電圧VLを設定する必要があるかにより増減してもよい ことは言うまでもない。

第59図に本発明の更に他の実施例を示す。本実施例の 特徴は、内部電圧VLをAD変換して出力することである。 そのため、デジタル信号Sg~Sgを記憶するためのレジス タ80が設けられている。以下、本実施例の動作を第60図 のタイミング図に従って説明する。

▲■■■▼、▲■■■▼、▲■■▼のタイミングの級L 合せによりテストエネーブル信号TEを発生することは前 実施例と同様である。この時点でレジスタ80の内容は、 最上位ビットS3のみが"1"、他は"0"という状態に設定 される。このとき、比較用電JEVSはVR/2に等しい。この V_S と内部電圧 V_L とを比較した結果、C=1すなわち $V_L>$ VR/2ならば、最上位ピットS3はそのまま"ビに保たれ、 C = 0 trans $V_L < V_R/2$ transfer of the set of C

次にレジスタのS2が"l"にセットされる。このとき、 比較用電用VSはVR/4または3VR/4である。このVSと内部 電圧 V_L とを比較した結果、C=1ならば S_2 はそのまま "1"に保たれ、C=0ならば S_2 は"0"にリセットされ る。以下同様にして、 S_1 、 S_0 が順次に決定される、

第58図(a)にDAコンパータの「例を示す。図中、61 および62はインバータ、Rおよび2Rは抵抗である、ここ

でインバータ62の電源は基準電圧VRである。端子SO~S3

からデジタル信号が入力されると、インバータ62の出力

電圧は人力信号に応じて V_R またはOVになる。出力 V_S の電

ある。この回路は、基準電圧VRを抵抗分割した電圧

以上の動作はクロックに同期して行われる。本実施例 では▲■■■▼をクロックとして用いている。すなわ ち、まず▲■■■▼を▲■■■▼よりも先に低レベルに してVE検査モードを指定する。これによりTEが高レベル になる。次に、▲■■■▼は位レベルに保ったまま、▲ ■■■▼を上げ下げすることにより、上記のAD変換が行 われる。この間、出力端子D_{out}には各回の比較結果が順 に現れるので、Doutを観測することにより、AD変換の結 果を知ることができる。

【発明の効果】


本発明によれば、内部電圧の検査結果がデジタル信号 で外部に出力されるので、内部電圧を外部からメモリテ スタなどで検査することが容易になる。


以上本発明によれば、超大規模半導体集程回路を実際 に設けることができ、かつ、これらの特性、安定動作等 も達成することができる。


【図面の簡単な説明】


第7図(a)、(b)は従来技術を説明する回路図、第 2図乃至第6図は、本発明者らが発見した問題点を説明 する圏、第1図、第8図乃至第23図は、本発明の第1の グループの実施例を説明する図、第2刊2月至第5刊24は、 本発明の第2のグループの実施例を説明する図、第51図 乃至第60図は、本発明の第3のグループの実施例を説明 する図。


【第1图】
















 $\begin{bmatrix} 77 & 1 & 1 & 2 \\ 0 & 75 & 976 \\ 0 & 78 \\ 0 & 77 \end{bmatrix}$ $\begin{bmatrix} 77 & 77 & 77 \\ 0 & 77 \\ 0 & 77 \end{bmatrix}$ $\begin{bmatrix} 77 & 77 \\ 77 & 77 \\ 77 & 77 \end{bmatrix}$


【第3図】



[第4國]



【第5図】



220 電源バッド

221 電源線

PMOSセンスアンプ起動MOS 227 メモリプロック 222

NMOSセンスアンファ起動 MOS *2 2* 3

224 PMOSEZZYZZ 225 NMOSt シスアンプ


226 メモリセル


228 メデコーダ

229 YF" -9"


【第22図】


【第33図】














【第8図】





【第9図】






【第36図】







【第12図】




【第13図】





【第14図】







【第16図】






【第17図】







【第18図】





【第20図】






【第21图】






【第23图】




【第五五國】

	ai	0"	
アドレス信号	ā.L	1 "	0
タイミング パルスタエ		Vec	
パルス チア1, チア3		J	0
パルス タP	z. 494	0	


[第24]到]




[第27]刘]




【第25図】




【第28図】







【第26図】




【第50図】




【第29図】




【第52図】





【第30図】







【第32图】





[第34图]





【第53図】

RAS

WE

(b)


RAS

TE


(b)

WE TITLE

【第35図】




【第37図】




【第38図】


(a)



(b)




【第60図】





【第39図】

PHOS Q48 を追加した. 調整回路




[第40図]







【第41図】





【第54図】




【第42图】













 \tilde{c}











【第43图】




1000


tudis cake Alemania

【第45図】






【第46図】




【第47図】



[第4[8]]

ai (āl)	0	1	0	1
Q j (ā j)	0	0	1	1
ФТ				
ϕ_{PI}				
PPZ		7		
ϕ_{P3}				
474				
P P 5	7			:
476				
477				
478				
\$ 7		Vcc-	l	
PPR (k=1-8)		VL 0	7	

【第49図】



201 電源電圧(VCC)供給用パッド

202 差動増幅器

203 リミッド電源 (VL) 線

P形 MOSセンスアンプを動MOS

N形MOSセンスアンプ起動MOS 212

P# MOSセンスアンフ。 206

207 N # MOS センスアンプ

208 メモリセル 209 P形MOSセスアンプ部

a NTOIN

210 メモリブロック

¥デコータ" 271


Yテコータ"

ショート・プリチャージ 2/3


信号棣

電源線 T1/2


【第55図】




【第56图】




【第57図】










【第59图】



フロントページの続き

(72) 発明者

伊藤 清男

東京都国分寺市東恋ケ淮1丁目280番地 株式会社日立製作所中央研究所内

(72) 発明者

中込 饞延

東京都国分寺市東恋ケ龍 1 丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者

池永 伸一

東京都国分寺市東恋ケ窪17目280番地

一株式会社日立製作所中央研究所內

(72) 発明者

衛藤 潤

東京都国分寺市東恋ケ窪1 丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 三宅 規雄 東京都小平市上水本町1450番地 株式会

社日立製作所武蔵工場內

(72) 発明者 野田 孝明

東京都小平市上水本町1450番地 株式会

社日立製作所武蔵工場内

(72) 発明者 田中 均

東京都小平市上水本町5丁目20番1号

日立超エル・エス・アイ・エンジニアリ

ング株式会社内

(56) 参考文献 特朗 昭62-121990 (JP, A)

特期 昭63-95653 (JP, A)

特開 平1-241091 (JP, A)

特開 平2-198096 (JP, A)

特開 平2-28362 (JP, A)

(58)調査した分野(Int. CL. 6, DB名)

G11C 11/407